【正文】 ........................................................................................................29參考文獻 .......................................................................................................................31第一章 緒論1第一章 緒論 課題背景受到體育場館用 LED 顯示屏需求快速增長的帶動，近年來，中國 LED 顯示屏應用逐步增多。 and then in a single 16X16 LED scrolling LED dot matrix on the principles of Chinese characters。首先描述了基于現(xiàn)場可編程門陣（FPGA）的硬件電路，以及點陣顯示漢字的原理。 然后在單個 16X16 LED 發(fā)光二極管點陣上滾動漢字的原理；最后給出了描述其功能的 VHDL 語言程序設計方法。 Finally, the VHDL description language program of its functions design. Through programming, debugging, simulation, download the correct character scroll achieved scan results, the experimental verification of its hardware and software are also obtained findings consistent with simulation results.Keywords: LED dot marix。目前，LED 已經(jīng)廣泛應用在銀行、火車站、廣告、體育場館之中。采用傳統(tǒng)方法設計的漢字滾動顯示器，通常需要使用單片機、存儲器和制約邏輯電路來進行 PCB 板級的系統(tǒng)集成。并且采用編寫靈活的 VHDL 語言編寫主程序。其中，以亞太地區(qū)的市場規(guī)模為最大、約占全球 %之比例，居次為北美的 %和歐洲之 %。LED 驅動器技術的發(fā)展體現(xiàn)在兩個方面：第一，離線式高功率因數(shù)校正可調光 LED 驅動器可替代鹵素燈、白熾燈和熒光燈；第二，LED 驅動器能高效替代低壓鹵素燈。盡管大尺寸液晶顯示在未來的幾年還有相當大的市場份額，但針對大尺寸直下式背光源的驅動和控制芯片的開發(fā)才剛剛有幾年的歷史。采用傳統(tǒng)方法設計的漢字滾動顯示器，通常需要使用單片機、存儲器和制約邏輯電路來進行 PCB 板級的系統(tǒng)集成。并且采用編寫靈活的 Verilog HDL 語言編寫主程序。依 據(jù)資料顯示，目前全球約有 2022 萬座交通號志，而每一個紅、黃、綠燈估計需要使用 200 顆高亮度 LED，故一座交通號志約需 600 顆高亮度 LED，如果 考慮每年新設的交通號志加上更換舊交通號志，估計每年大約有 200 萬座，以每座更新成本約 萬臺幣計算，未來每年全球交通號志估計約有 300 億的市場價值。目前，基于 FPGA（現(xiàn)場可編程門陣列）的 LED 顯示屏的設計應用廣泛，美國和中國臺灣地區(qū)邏輯電路設計和制造廠家大都以 Verilog HDL 為主，中國大陸地區(qū)目前學習使用 Verilog HDL 已經(jīng)超過 VHDL。其中方案論證及選擇主要從兩種可以實現(xiàn)基于 FPGA 的 LED 顯示屏的設計方案中選擇一個成本低、易操作、系統(tǒng)性能較高的方案。最后總結完善設計思路與程序，正確完成漢字的現(xiàn)實與滾動。例如“0000”表示第 0 列，“0000000000000001” 表示第一行的點亮。本設計可以將 LED 顯示屏要的顯示內容抽象成一個二維數(shù)組（數(shù)組中的‘1’ 對映點陣顯示屏上面的亮點），用 VHDL 語言設計一個進程將這個數(shù)組動態(tài)顯示在 LED 顯示屏上，再利用另一個進程對這個數(shù)組按一定頻率進行數(shù)據(jù)更新，更新的方式可以有多種。但是由于其實現(xiàn)方式的局限性，該方案只能實現(xiàn)漢字的滾動顯示。所以最終選擇方案一。圖 22 LED 燈信號第二章 系統(tǒng)方案設計7圖 23LED 等效電路 LED 點 陣的顯示方式點陣 LED 一般采用掃描式顯示，實際運用分為三種方式： （1）點掃描（2）行掃描（3）列掃描若使用第一種方式，其掃描頻率必須大于 1664=1024Hz，周期小于 1ms即可。第一步是獲得數(shù)據(jù)并保存，即在存貯器中建立漢字數(shù)據(jù)庫。 淮安信息職業(yè)技術學院畢業(yè)設計論文8圖 24 1616 LED 點陣模塊 本章小結本章主要講述設計任務與要求，方案的設計與比較。 硬件說明FPGA 芯片采用 ALTERA 公司的 CYCLONE 系列 EPlC3T144C8。單片機采用深圳宏晶科技的 STC89C52RC。內部 RAM 加大到了 512 字節(jié)，F(xiàn)LASH 存儲器為8K，EEPROM 為 2K，增加了 P4 口，可進行雙倍速設定，增加了看門狗，防止死機功能。雙路的 DA 輸出都已經(jīng)用運放 TL082 進行電流到電壓的轉換，并且雙路輸出都可以用跳線帽設置成單極性輸出，雙極性輸出。存儲器使用 64K 的，2C 總線控制的 FLASH 存儲器，和 512K39。 硬件設計 串行通信模塊輸入接口模塊提供 PC 上位機到 FPGA 核心板傳輸數(shù)據(jù)的接口。 LED 點陣 屏及驅動電 路本設計采用 1616LED 點陣屏由 4 塊 88LED 點陣拼接而成，每一塊點陣都有 8 行 8 列，因此總共有 16 根行控制線和 16 根列控制線。 FPGA 控制模塊該部分電路是系統(tǒng)控制和數(shù)據(jù)處理的核心，主要由電源接口及開關及相應的時鐘振蕩電路和復位電路組成。按下鍵時，KEY 拉低。 VC1N2GD3OUT40MHZFBR6.圖 33 時鐘振蕩電路 串行通信電路串行通信電路由 RS232 串口電路和 JTAG 接口電路組成。JTAG 下載不僅下載速度快，而且支持 SignalTAP，但是，不能編程 EPCS 芯片，掉電后數(shù)據(jù)丟失。第四章 軟件設計13第四章 軟件設計 十六進制計數(shù)器設計 是十六進制的計數(shù)器，其輸出端控制行和列驅動控制器的輸出數(shù)據(jù)；其描述如下：LIBRARY ieee。ENTITY t16 ISPORT(clock : IN STD_LOGIC 。COMPONENT lpm_counterGENERIC (lpm_direction : STRING。PORT (clock : IN STD_LOGIC 。lpm_counter_ponent : lpm_counterGENERIC MAP (lpm_direction = UP,lpm_port_updown = PORT_UNUSED,lpm_type = LPM_COUNTER,lpm_width = 8)PORT MAP (clock = clock,q = sub_wire0)。 列驅動設計通過對每一列的掃描來完成對字母的現(xiàn)實，只要掃描的頻率足夠快，就能給人以連 續(xù)的感覺。Entity dz_xs is Port(enable,clk:in std_logic。BeginProcess(clk,enable) 脈沖、使能信號beginIf clk39。139。End if。第四章 軟件設計15 字符樣式設計本環(huán)節(jié)是建立一個數(shù)據(jù)庫，使之能在掃描的同時讀取所需要的信息，從而完成漢字的顯示。use 。end led16。begin process(clk) 顯示時序控制 begin if clk39。 if dount=510 then if S14 thenS=0000。 if cdount15 then cdount=cdount+1。 end process。 when 0011=keyc=0000000000001000。 when 0111=keyc=0000000010000000。 when 1011=keyc=0000100000000000。 when 1111=keyc=1000000000000000。 when 0001=keyr=X9D8F。 when 0101=keyr=X0780。 when 1001=keyr=X00C0。 when 1101=keyr=XB3CD。第四章 軟件設計17 end case。 when 0011=keyr=X739E。 when 0111=keyr=X70E6。 when 1011=keyr=X73CE。 when 1111=keyr=XFFFF。 when 0001=keyr=X8FFF。 when 0101=keyr=XF3FF。 when 1001=keyr=X50C9。 when 1101=keyr=X5381。 end case。 when 0011=keyr=X01FE。 when 0111=keyr=XA89A。 when 1011=keyr=X01CE。 when 1111=keyr=XFFFF。 end process。對于前兩種, 需要支付不可重復使用的工程費用 NRE (Non recurring Engineering) , 主要用于芯片的流片、中測、分析的工程開銷, 一次費用一般在 1 萬至數(shù)萬美元以上。目前,Xilinx 推出的 XC4025 可以達到 25000 門的規(guī)模 ,Altera 公司的 FLEX10K100 系列芯片可達到十萬門的規(guī)模,完全可以滿足用戶的一般設計需要。 所以, 在設計者選定某一 FPGA 器件后, 要求設計者對器件的結構、性能作深入的了解, 在體系結構設計時, 就必須考慮到器件本身的結構及性能, 盡可能使設計的結構滿足器件本身的要求. 這樣就增加了設計的難度。 開發(fā)環(huán)境介紹Quartus II 是 Altera 公司的綜合性 PLD 開發(fā)軟件，支持原理圖、 VHDL、 VerilogHDL 以及 AHDL（ Altera Hardware Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整 PLD 設計流程。 調試與仿真 創(chuàng)建工程在 Quartus II 中新建一個 VHDL File 文件，將 VHDL 代碼輸入這個文件，并保存到工作目錄，名為 。圖 51 選擇目標器件第五章 基于 FPGA 的 LED 點陣21（2）選擇工作方式，編程方式，及閑置引腳狀態(tài)單擊上圖中的 deviceamp。圖 52 選擇工作方式淮安信息職業(yè)技術學院畢業(yè)設計論文22在 configuration 項中，其下方的 Genera