【正文】 征方程為 ， JK觸發(fā)器的特征方程為 。 2．由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 個順序脈沖。 7. 74LS138 是 3 線 — 8 線譯碼器，譯碼為輸出低電 平有效，若輸入為 A2A1A0=110 時，輸出 01234567 YYYYYYYY 應(yīng)為 10111111 。 （ 4）低電平輸出電流 IOL： IOL表示電路的灌電流負載能力。 T 觸發(fā)器的特征方程為 ， JK觸發(fā)器的特征方程為 。 TTL門的輸入端懸空，相當(dāng)于輸入高電平。 7．最簡與或表達式的條件，不僅要求其中的乘積項最少，而且要求 。 7．在各種 TTL 門電路中，可以將輸出端并聯(lián)使用的是 門。 （六） TTL 門電路如圖所示。 5．優(yōu)先編碼器，當(dāng)同時有幾個輸入信號時，只對其中 進行編碼。 4． D 觸發(fā)器的特征方程為 。 4．某一多諧振蕩器輸出信號的頻率為 1MHZ，其占空比為 51 ，則此信號一周期中高電平的寬度是 μ s。 2．為保證由反相器構(gòu)成的多諧振蕩器能正常工作，反相器的反饋電阻所選取的阻值，定要使電路的靜態(tài)工作點位于反相器傳輸特性的 區(qū)。 2．若將 D 觸發(fā)器的輸入端 D與輸出端 Q 相連，則此觸發(fā)器具有 觸發(fā)器的邏輯功能。 3．編碼器 的邏輯功能就是把輸入的信號編成一個對應(yīng)的 代碼。 （四） 已知 圖示 TTL 門電 路的輸 入端 波形， 試分 別畫出 Y Y Y Y4 的 輸出 波形。 4．對于 TTL 門電路 在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍稱之 5．利用三態(tài)門電路可以實現(xiàn)數(shù)據(jù)的 傳輸。 5．如果兩個表達式相等，那么它們的對偶式也 。 tpd單位是 mW， tpd的單位是 ns，則的單 DP位是 pJ(微耳 )。 4. 邏輯代數(shù)又稱為 代數(shù)。 （ 2）高電平輸出電流 IOH： IOH表示電路的拉電流負載能力。 5. 在 TTL 門電路的一個輸入端與地之間接一個 10K?電阻，則相當(dāng)于在該輸入端輸入 高 電平； 在 CMOS 門電路的輸入端與電源之間接一個 1K?電阻，相當(dāng)于在該輸入端輸入 高 電平。 逐次逼近型 ADC的數(shù)碼位數(shù)越多，轉(zhuǎn)換結(jié)果越 ，但轉(zhuǎn)換時間越 。 5 個變量可構(gòu)成 個最小項，每種變量取值可使 個最小項的值為 1。 6．存儲器容量的擴展有 、 、 三種方式。 6． 和 T型電阻 D/A 轉(zhuǎn)換器相比，倒 T型電阻 D/A 轉(zhuǎn)換器的優(yōu)點是 。它們的主要區(qū)別是： 。 8．存儲器的存儲容量是指 。 9．設(shè) ROM 容量為 256 字 8位，則它應(yīng)設(shè)置地址線 條，輸出線 條。 2．十進制 123 的二進制數(shù)是 ；八進制數(shù)是 ；十六進制數(shù)是 。 8．時序邏輯電路由 和 兩大部分組 成，常用的表示方法有 、 、 、 。 ：（ ）、（ ）、（ ），在數(shù)字電路中三極管一般作為開關(guān)元件使用，即工作在（ ）和（ ） 8位二進制信息，要（ ）個觸發(fā)器。 a已知邏輯圖，求解邏輯表達式的過程 b已知真值表，求解邏輯功能的過程 c已知邏輯圖，求解邏輯功能的過程 12 3線 —— 8線譯碼器電路是（ ）譯碼器。 RS 觸發(fā)器 RS 觸發(fā)器 RS 觸發(fā)器 D 觸發(fā)器 111. 邏輯函數(shù)的表示方法中具有唯一性的是 。 103. 將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為 。 4. 能實現(xiàn)分時傳送數(shù)據(jù)邏輯功能的是（ ）。 A. 將二進制代碼轉(zhuǎn)換成 0~9個數(shù)字 B. 將 BCD 碼轉(zhuǎn)換成七段顯示字形信號 C. 將 0~9 個數(shù)轉(zhuǎn)換成 BCD 碼 D. 將七段顯示字形信號轉(zhuǎn)換成 BCD碼 86. 已知某電路的真值表如下，該電路的邏輯表達式為（ ）。 A. 觸發(fā)器 B. 組合邏輯電路 C. 移位寄存器 D. 譯碼器 78. 用 n個觸發(fā)器構(gòu)成計數(shù)器，可得到最大計數(shù)長度是（ ）。若要熄滅數(shù)碼管顯示的數(shù)字 0 ，則 端必須加（ 8 ）。 59. 組合邏輯電路通常由（ ）組合而成。 A. 3XAAXAAXAAXAA 01202001001 +++ B. 01XAA C. 101XA D. 3XAA01 5一個 8 選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 E 個。 3kΩ接電源 3 CMOS 數(shù)字集成電路與 TTL 數(shù)字集成電路相比突出的優(yōu)點是（ A ）。 A. TTL 與非門 門 2一個 4 位移位寄存器可以構(gòu)成最長計數(shù)器的長度是（ C ）。 A． 16 20．一位 8421BCD 碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（ C ）。 (A)ABCD (B)AB(C+D) (C)A +B+C+D (D)A+B+C+D 12. Y= AB C D C? ? ? 的反函數(shù)為 A 。 (A)00， 11 (B)01， 00 (C)01， 10 (D)01， 11 15. 2048 8位 RAM 芯片，其數(shù)據(jù)線的個數(shù)是： B 。 A．組合邏輯電路 23．有一個左移移位寄存器，當(dāng)預(yù)先置入 1011 后，其串行輸入固定接 0，在 4個移位脈沖 CP作用下，四位數(shù)據(jù)的移位過程是（ A ）。 A. 0 3 多諧振蕩器可產(chǎn)生（ B ）。（ A ） A． CMOS 傳輸門 B．或非門 Ｃ．異或門 3能實現(xiàn)脈沖延時的電路是：（ B ） A．多諧振蕩器 B．單穩(wěn)態(tài)觸發(fā)器 Ｃ．施密特觸發(fā)器 40．只能讀出數(shù)據(jù)，不能更改數(shù)據(jù)的存儲器是（ B ） A． RAM B． ROM C． PROM D． EPPROM 41． 1024 4位的 RAM 芯片 ,其他地址線的個數(shù)為 ( C ) A． 4 B． 8 C． 10 D． 210 42． EPPROM 是指（ D ） A．隨機 讀寫存儲器 B．可編程邏輯器件 C．可編程只讀存儲器 D．可擦除可編程只讀存儲器 43．將 256 1 位的 ROM擴大為 1024 8 位 ROM，共需（ A ）片 256 1位的 ROM A． 32 B． 10 C． 16 D． 64 44．已知某計算機的內(nèi)存設(shè)置有 32 根地址線， 16 位并行輸入 /輸出數(shù)據(jù)線，則它的最大存儲量是（ B ）位 A． 32 16 B． 232 16 C． 216 16 D． 216 32 45．用 ROM 實現(xiàn)邏輯設(shè)計時，要求 ROM 的與陣列必須產(chǎn)生（ ），而用 PLA 實現(xiàn)邏輯設(shè)計時，只要產(chǎn)生 （ A ） A． n 變量的 2n個最小項； n個與項 B． n 變量的 2n個最大項； n個或項 C． n 變量個與項； n變量的 2n個最小項 D． n 個或項； 2n個或項 4 若在編碼器中有 50 個編碼對象，則要求輸出二進制代碼位數(shù)為 B 位。 5組合邏輯電路消除競爭冒險的方法有 A 。 A. B=C=1 B. B=C=0 C. A=1， C=0 D. A=0， B=0 64. 時序邏輯電路中一定是含（ ） A. 觸發(fā)器 B. 組合邏輯電路 C. 移位寄存器 D. 譯碼器 65. 為實現(xiàn)將 D觸發(fā)器轉(zhuǎn)換為 T觸發(fā)器圖（一）的虛框內(nèi)應(yīng)是（ ） A. 或非門 B. 與非門 C. 異或門 D. 同或門