freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

數(shù)字電子技術(shù)復(fù)習(xí)基礎(chǔ)題(存儲(chǔ)版)

  

【正文】 征方程為 , JK觸發(fā)器的特征方程為 。 2.由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 個(gè)順序脈沖。 7. 74LS138 是 3 線 — 8 線譯碼器,譯碼為輸出低電 平有效,若輸入為 A2A1A0=110 時(shí),輸出 01234567 YYYYYYYY 應(yīng)為 10111111 。 ( 4)低電平輸出電流 IOL: IOL表示電路的灌電流負(fù)載能力。 T 觸發(fā)器的特征方程為 , JK觸發(fā)器的特征方程為 。 TTL門(mén)的輸入端懸空,相當(dāng)于輸入高電平。 7.最簡(jiǎn)與或表達(dá)式的條件,不僅要求其中的乘積項(xiàng)最少,而且要求 。 7.在各種 TTL 門(mén)電路中,可以將輸出端并聯(lián)使用的是 門(mén)。 (六) TTL 門(mén)電路如圖所示。 5.優(yōu)先編碼器,當(dāng)同時(shí)有幾個(gè)輸入信號(hào)時(shí),只對(duì)其中 進(jìn)行編碼。 4. D 觸發(fā)器的特征方程為 。 4.某一多諧振蕩器輸出信號(hào)的頻率為 1MHZ,其占空比為 51 ,則此信號(hào)一周期中高電平的寬度是 μ s。 2.為保證由反相器構(gòu)成的多諧振蕩器能正常工作,反相器的反饋電阻所選取的阻值,定要使電路的靜態(tài)工作點(diǎn)位于反相器傳輸特性的 區(qū)。 2.若將 D 觸發(fā)器的輸入端 D與輸出端 Q 相連,則此觸發(fā)器具有 觸發(fā)器的邏輯功能。 3.編碼器 的邏輯功能就是把輸入的信號(hào)編成一個(gè)對(duì)應(yīng)的 代碼。 (四) 已知 圖示 TTL 門(mén)電 路的輸 入端 波形, 試分 別畫(huà)出 Y Y Y Y4 的 輸出 波形。 4.對(duì)于 TTL 門(mén)電路 在保證輸出高、低電平基本不變的條件下,輸入電平的允許波動(dòng)范圍稱之 5.利用三態(tài)門(mén)電路可以實(shí)現(xiàn)數(shù)據(jù)的 傳輸。 5.如果兩個(gè)表達(dá)式相等,那么它們的對(duì)偶式也 。 tpd單位是 mW, tpd的單位是 ns,則的單 DP位是 pJ(微耳 )。 4. 邏輯代數(shù)又稱為 代數(shù)。 ( 2)高電平輸出電流 IOH: IOH表示電路的拉電流負(fù)載能力。 5. 在 TTL 門(mén)電路的一個(gè)輸入端與地之間接一個(gè) 10K?電阻,則相當(dāng)于在該輸入端輸入 高 電平; 在 CMOS 門(mén)電路的輸入端與電源之間接一個(gè) 1K?電阻,相當(dāng)于在該輸入端輸入 高 電平。 逐次逼近型 ADC的數(shù)碼位數(shù)越多,轉(zhuǎn)換結(jié)果越 ,但轉(zhuǎn)換時(shí)間越 。 5 個(gè)變量可構(gòu)成 個(gè)最小項(xiàng),每種變量取值可使 個(gè)最小項(xiàng)的值為 1。 6.存儲(chǔ)器容量的擴(kuò)展有 、 、 三種方式。 6. 和 T型電阻 D/A 轉(zhuǎn)換器相比,倒 T型電阻 D/A 轉(zhuǎn)換器的優(yōu)點(diǎn)是 。它們的主要區(qū)別是: 。 8.存儲(chǔ)器的存儲(chǔ)容量是指 。 9.設(shè) ROM 容量為 256 字 8位,則它應(yīng)設(shè)置地址線 條,輸出線 條。 2.十進(jìn)制 123 的二進(jìn)制數(shù)是 ;八進(jìn)制數(shù)是 ;十六進(jìn)制數(shù)是 。 8.時(shí)序邏輯電路由 和 兩大部分組 成,常用的表示方法有 、 、 、 。 :( )、( )、( ),在數(shù)字電路中三極管一般作為開(kāi)關(guān)元件使用,即工作在( )和( ) 8位二進(jìn)制信息,要( )個(gè)觸發(fā)器。 a已知邏輯圖,求解邏輯表達(dá)式的過(guò)程 b已知真值表,求解邏輯功能的過(guò)程 c已知邏輯圖,求解邏輯功能的過(guò)程 12 3線 —— 8線譯碼器電路是( )譯碼器。 RS 觸發(fā)器 RS 觸發(fā)器 RS 觸發(fā)器 D 觸發(fā)器 111. 邏輯函數(shù)的表示方法中具有唯一性的是 。 103. 將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過(guò)程稱為 。 4. 能實(shí)現(xiàn)分時(shí)傳送數(shù)據(jù)邏輯功能的是( )。 A. 將二進(jìn)制代碼轉(zhuǎn)換成 0~9個(gè)數(shù)字 B. 將 BCD 碼轉(zhuǎn)換成七段顯示字形信號(hào) C. 將 0~9 個(gè)數(shù)轉(zhuǎn)換成 BCD 碼 D. 將七段顯示字形信號(hào)轉(zhuǎn)換成 BCD碼 86. 已知某電路的真值表如下,該電路的邏輯表達(dá)式為( )。 A. 觸發(fā)器 B. 組合邏輯電路 C. 移位寄存器 D. 譯碼器 78. 用 n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器,可得到最大計(jì)數(shù)長(zhǎng)度是( )。若要熄滅數(shù)碼管顯示的數(shù)字 0 ,則 端必須加( 8 )。 59. 組合邏輯電路通常由( )組合而成。 A. 3XAAXAAXAAXAA 01202001001 +++ B. 01XAA C. 101XA D. 3XAA01 5一個(gè) 8 選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 E 個(gè)。 3kΩ接電源 3 CMOS 數(shù)字集成電路與 TTL 數(shù)字集成電路相比突出的優(yōu)點(diǎn)是( A )。 A. TTL 與非門(mén) 門(mén) 2一個(gè) 4 位移位寄存器可以構(gòu)成最長(zhǎng)計(jì)數(shù)器的長(zhǎng)度是( C )。 A. 16 20.一位 8421BCD 碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是( C )。 (A)ABCD (B)AB(C+D) (C)A +B+C+D (D)A+B+C+D 12. Y= AB C D C? ? ? 的反函數(shù)為 A 。 (A)00, 11 (B)01, 00 (C)01, 10 (D)01, 11 15. 2048 8位 RAM 芯片,其數(shù)據(jù)線的個(gè)數(shù)是: B 。 A.組合邏輯電路 23.有一個(gè)左移移位寄存器,當(dāng)預(yù)先置入 1011 后,其串行輸入固定接 0,在 4個(gè)移位脈沖 CP作用下,四位數(shù)據(jù)的移位過(guò)程是( A )。 A. 0 3 多諧振蕩器可產(chǎn)生( B )。( A ) A. CMOS 傳輸門(mén) B.或非門(mén) C.異或門(mén) 3能實(shí)現(xiàn)脈沖延時(shí)的電路是:( B ) A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 40.只能讀出數(shù)據(jù),不能更改數(shù)據(jù)的存儲(chǔ)器是( B ) A. RAM B. ROM C. PROM D. EPPROM 41. 1024 4位的 RAM 芯片 ,其他地址線的個(gè)數(shù)為 ( C ) A. 4 B. 8 C. 10 D. 210 42. EPPROM 是指( D ) A.隨機(jī) 讀寫(xiě)存儲(chǔ)器 B.可編程邏輯器件 C.可編程只讀存儲(chǔ)器 D.可擦除可編程只讀存儲(chǔ)器 43.將 256 1 位的 ROM擴(kuò)大為 1024 8 位 ROM,共需( A )片 256 1位的 ROM A. 32 B. 10 C. 16 D. 64 44.已知某計(jì)算機(jī)的內(nèi)存設(shè)置有 32 根地址線, 16 位并行輸入 /輸出數(shù)據(jù)線,則它的最大存儲(chǔ)量是( B )位 A. 32 16 B. 232 16 C. 216 16 D. 216 32 45.用 ROM 實(shí)現(xiàn)邏輯設(shè)計(jì)時(shí),要求 ROM 的與陣列必須產(chǎn)生( ),而用 PLA 實(shí)現(xiàn)邏輯設(shè)計(jì)時(shí),只要產(chǎn)生 ( A ) A. n 變量的 2n個(gè)最小項(xiàng); n個(gè)與項(xiàng) B. n 變量的 2n個(gè)最大項(xiàng); n個(gè)或項(xiàng) C. n 變量個(gè)與項(xiàng); n變量的 2n個(gè)最小項(xiàng) D. n 個(gè)或項(xiàng); 2n個(gè)或項(xiàng) 4 若在編碼器中有 50 個(gè)編碼對(duì)象,則要求輸出二進(jìn)制代碼位數(shù)為 B 位。 5組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有 A 。 A. B=C=1 B. B=C=0 C. A=1, C=0 D. A=0, B=0 64. 時(shí)序邏輯電路中一定是含( ) A. 觸發(fā)器 B. 組合邏輯電路 C. 移位寄存器 D. 譯碼器 65. 為實(shí)現(xiàn)將 D觸發(fā)器轉(zhuǎn)換為 T觸發(fā)器圖(一)的虛框內(nèi)應(yīng)是( ) A. 或非門(mén) B. 與非門(mén) C. 異或門(mén) D. 同或門(mén)
點(diǎn)擊復(fù)制文檔內(nèi)容
公司管理相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1