【正文】 。 4．某一多諧振蕩器輸出信號的頻率為 1MHZ，其占空比為 51 ，則此信號一周期中高電平的寬度是 μ s。 2．為保證由反相器構(gòu)成的多諧振蕩器能正常工作，反相器的反饋電阻所選取的阻值，定要使電路的靜態(tài)工作點位于反相器傳輸特性的 區(qū)。 8． RS 觸發(fā)器的特征方程為 。 6． T 觸發(fā)器的特性方程為 。 4． D 觸發(fā)器的特征方程為 。 2．若將 D 觸發(fā)器的輸入端 D與輸出端 Q 相連，則此觸發(fā)器具有 觸發(fā)器的邏輯功能。 10． LED顯示器是指 顯示器。 8．當(dāng)二個多位數(shù)相加時，必須采用 電路。 5．優(yōu)先編碼器，當(dāng)同時有幾個輸入信號時，只對其中 進行編碼。 3．編碼器 的邏輯功能就是把輸入的信號編成一個對應(yīng)的 代碼。 1．超前進位加法器與串行進位加法器相比雖然電路復(fù)雜，但其特點是 。 （ 2）為使圖中電路 F1=f(A,C)正常工作，該電路是否還有錯誤？為什么？如有錯誤，請改正。 （六） TTL 門電路如圖所示。 （四） 已知 圖示 TTL 門電 路的輸 入端 波形， 試分 別畫出 Y Y Y Y4 的 輸出 波形。 11．電子模擬開關(guān)用來傳輸連續(xù)變化的模擬電壓信號，它的基本電路是由 組成的。 9．工廠在組裝和調(diào)試由 CMOS 器件構(gòu)成的電路時，把電烙鐵接地的目的是 。 7．在各種 TTL 門電路中，可以將輸出端并聯(lián)使用的是 門。 4．對于 TTL 門電路 在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍稱之 5．利用三態(tài)門電路可以實現(xiàn)數(shù)據(jù)的 傳輸。 2． TTL 與非門多余輸入端應(yīng)該接 。 9．邏輯代數(shù)中邏輯變量的取值只有 0 和 1 兩種可能，它們不再表示數(shù)量的大小，只代表二種不同的 。 7．最簡與或表達式的條件，不僅要求其中的乘積項最少，而且要求 。 5．如果兩個表達式相等，那么它們的對偶式也 。 1 AD 2BCD 3AB 4D 5C 6ABD 7D 8C 9B 10D 1．?dāng)?shù)字信號是指在 和數(shù)量上都是離散的信號。 MOS門的多余端不允許懸空。 TTL門的輸入端懸空，相當(dāng)于輸入高電平。 tpd單位是 mW， tpd的單位是 ns，則的單 DP位是 pJ(微耳 )。 （ 12）空載功耗：與非門空載時電源總電流 ICC與電源電壓 VCC 的乘積。 逐次逼近型 ADC的數(shù)碼位 數(shù)越多，轉(zhuǎn)換結(jié)果越 ，但轉(zhuǎn)換時間越 。 T 觸發(fā)器的特征方程為 ， JK觸發(fā)器的特征方程為 。 4. 邏輯代數(shù)又稱為 代數(shù)。 （ 6）最大工作頻率 fmax （ 7）輸入開門電平 UIH：一般 TTL 門電路的 UIH= 2V （ 8）輸入關(guān)門電平 UIL：一般 TTL 門電路的 UIL= （ 9）高電 平輸入電流 IIH：當(dāng)前級輸出為高電平時，本級輸入電路造成的前級拉電流。 TTL 門電路 NO≥ 8 。 （ 4）低電平輸出電流 IOL： IOL表示電路的灌電流負(fù)載能力。 （ 2）高電平輸出電流 IOH： IOH表示電路的拉電流負(fù)載能力。 10 .能夠?qū)崿F(xiàn)“線與”的 TTL 門電路叫 OC門 ，能夠?qū)崿F(xiàn)“線與”的 CMOS 門電路叫 OD 門 。 9．將一個包含有 32768 個基本存儲單元的存儲電路設(shè)計 16 位為一個字節(jié)的 ROM。 7. 74LS138 是 3 線 — 8 線譯碼器，譯碼為輸出低電 平有效，若輸入為 A2A1A0=110 時，輸出 01234567 YYYYYYYY 應(yīng)為 10111111 。 5. 在 TTL 門電路的一個輸入端與地之間接一個 10K?電阻，則相當(dāng)于在該輸入端輸入 高 電平； 在 CMOS 門電路的輸入端與電源之間接一個 1K?電阻，相當(dāng)于在該輸入端輸入 高 電平。 2. 有一數(shù)碼 10010011，作為自然二進制數(shù)時，它相當(dāng)于十進制數(shù) 147 ，作為 8421BCD 碼時，它相當(dāng)于十進制數(shù) 93 。 1. 數(shù)制轉(zhuǎn)換： (8F)16 = ( 143 )10= ( 10001111 )2 = ( 217 )8。 2．由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 個順序脈沖。 逐次逼近型 ADC的數(shù)碼位數(shù)越多，轉(zhuǎn)換結(jié)果越 ，但轉(zhuǎn)換時間越 。 二進制碼 11011110 表示的十進制數(shù)為 ，相應(yīng)的 8421BCD 碼為 。 有一八位倒 T型電阻網(wǎng)絡(luò) DAC，已知 REFU =10V，當(dāng)輸入 10000000 時輸出的電壓值為 V。 D 觸發(fā)器的特征方程為 ， JK觸發(fā)器的特征方程為 。 5 個變量可構(gòu)成 個最小項，每種變量取值可使 個最小項的值為 1。 構(gòu)成 1024ⅹ 8位的存儲器需要 片 256ⅹ 4位的芯片。 構(gòu)造一個模 10計數(shù)器需要 個狀態(tài)， 個觸發(fā)器。 逐次逼近型 ADC 的數(shù)碼位數(shù)越多，轉(zhuǎn)換結(jié)果越 ，但轉(zhuǎn)換時間越 。 6．存儲器容量的擴展有 、 、 三種方式。 4．存儲器的存儲容量是指 ，一個 16384 個存儲單元的 ROM，每個字 8位，它應(yīng)有個 字，有 條數(shù)據(jù)線和 條地址線。 2． ROM 常可分為 、 、 及 。 8． 在并行比較型 A/D 轉(zhuǎn)換器，為了得到 4位數(shù)字，要用 個精度電阻及 個比較器。 6． 和 T型電阻 D/A 轉(zhuǎn)換器相比，倒 T型電阻 D/A 轉(zhuǎn)換器的優(yōu)點是 。 4． A/D 轉(zhuǎn)換器的分辨率為 ，與轉(zhuǎn)換的 有關(guān)， 愈多，精度愈 。取樣頻率至少應(yīng)是模擬信號最高頻率的 倍。 1．將模擬信號轉(zhuǎn)換為數(shù)字信號應(yīng)采用 轉(zhuǎn)換器。它們的主要區(qū)別是： 。 半導(dǎo)體存儲器分為 和 兩類。 存儲器 EPROM2764 芯片的存儲容量是 KB，有 根數(shù)據(jù)線和 根地址線。 邏輯函數(shù)的表達形式主要有 、 、 、 四種。 8．存儲器的存儲容量是指 。 6．單穩(wěn)態(tài)觸發(fā)器有兩個工作狀態(tài) 和 ，其中 是暫時的。 4 ．一位數(shù)值比較器的邏輯功 能 是 對 輸 入 的 數(shù) 據(jù) 進 行 比 較 ， 它有 、 、 三個輸出端。 1．按邏輯功能的不同特點，數(shù)字電路可分為 和 兩大類。 9．設(shè) ROM 容量為 256 字 8位，則它應(yīng)設(shè)置地址線 條，輸出線 條。 7．一個 N 進制計數(shù)器也可以稱為 分頻器。 若令 J=1， K=1，則 ??1nQ 。 若令 B=0，則 F= 若令 B=1，則 F= 4．三態(tài)門的輸出有 、 、 三種狀態(tài)。 2．十進制 123 的二進制數(shù)是 ；八進制數(shù)是 ；十六進制數(shù)是 。 14．一個 16384個存儲單元的 ROM，每個字 8位，它有 個字，有 條數(shù)據(jù)縣和 條地址線。 12．若系統(tǒng)要求 DAC 的分辨率優(yōu)于 %，則至少需要 位的 D/A 轉(zhuǎn)換器。 10．十進制計數(shù)器最高位輸出的頻率是輸入 CP脈沖頻率的 倍。 8．時序邏輯電路由 和 兩大部分組 成，常用的表示方法有 、 、 、 。 6．在譯碼器、寄存器、全加器三者中，不是組合邏輯電路的是 。 4．?dāng)?shù)字電路中，三極管通常工作在 和