【正文】 假 設(shè)參考電壓 Vr（ +） =5V、 Vr（ — ） =0V，輸出允許的 OE 始終接高電平，使輸出寄存器的內(nèi)容直接送往 D0~D7，并用發(fā)光二極管顯示； d、按表 82 改變 INO 模擬輸入電壓大小，按 一下單脈沖按鈕 P+，即可實現(xiàn)一次 A/D 變換，將轉(zhuǎn)換結(jié)果填入表 82 中； 表 82 A/D 變換記錄 （參考電壓為 ） 模擬輸入 輸出數(shù)字 量 IN0（ V） D7 D6 D5 D4 D3 D2 D1 D0 。 表 81 ADC0809 地址譯碼與輸入選通關(guān)系 四、實驗內(nèi)容及步驟 A/D 轉(zhuǎn)換 圖 83 A/D 轉(zhuǎn)換電路圖 圖 84 D/A 轉(zhuǎn)換電路圖 a、 按圖 83 實驗電路接線； 被選的輸入模擬通道 輸入地址控制（ ADD） C B A IN0 0 0 0 IN1 0 0 1 IN2 0 1 0 IN3 0 1 1 IN4 1 0 0 IN5 1 0 1 IN6 1 1 0 IN7 1 1 1 39 b、將 3 條地址線 ADDC、 ADDB、 ADDA 都接地，因而選通模擬輸入 INO 通道進行 A/D 變換； c、設(shè)時鐘信號 CLOCK 的頻率為 650KHZ，起動信號 START 和地址鎖存 ALE 接單脈沖 P+。 AGND：模擬接地端 。 VREF：基準(zhǔn)電壓，通過它將外部高精度電壓源接至梯形電壓網(wǎng)絡(luò)，電壓范圍為 10V~+10V，也可以接向其它 D/A 轉(zhuǎn)換器的電壓輸出端 。 IOUT2： DAC 輸出電流 2， IOUT1+ IOUT2= VREF（ 1–2561） /R。 DI0~DI7：數(shù)據(jù)輸入，其中 DI0 為最 低位， DI7 為最高位，未使用的數(shù)據(jù)輸入端應(yīng)接地，懸空的 DIN 端將視同“ 1” 。 XFER ：傳送控制信號，低電平有效，用來控制 2WR 。 ILE：輸入寄存器允許信號，高電平有效 。 GND：接地端 。 OE：輸出允許信號，高電平有效，本信號為高電平時，可將輸出寄存器中的數(shù)據(jù)送到數(shù)據(jù)總線上 。 START：啟動信號，為了啟動 A/D 變換過程，應(yīng)在此引腳施加一個正脈沖，脈沖的上升沿將所有內(nèi)部寄存器清零，在其下降沿開始 A/D 變換過程 。 ALE：地址鎖存允許輸入信號，由低向高電平的正跳變?yōu)橛行В藭r鎖存上述地址信號，從而選通相應(yīng)的模擬信號通道，以便進行 A/D 變換 。 CLOCK：時鐘脈沖輸入 端。 ADC0809 引腳含義： IN0~IN7：模擬輸入 。 D/A 芯片 DAC0832 是用 CMOS 工藝制成的單片式 8 位 D/A 轉(zhuǎn)換器，由兩個 8 位寄存器（輸入寄存器和 DAC 寄存器），一個 8 位數(shù)模轉(zhuǎn)換器組成 。 ALE 將 3 位地址線 ADDC、ADDB、 ADDA 進行鎖存，然后由譯碼電路選通 8 路輸入中的某一路進行模數(shù)轉(zhuǎn)換。其引腳圖見圖 81。 37 A/D 芯片 ADC0809 是用 CMOS 工藝制成的 8 位 8 通道 A/D 轉(zhuǎn)換器。把離散的數(shù)字量轉(zhuǎn)換為連續(xù)變化的模擬量，需要用數(shù) /模轉(zhuǎn)換器，簡稱 D/A 轉(zhuǎn)換器或DAC。 五、實驗思考 用 555 定時器構(gòu)成多諧振蕩器，只改變振蕩周期不改變占空比，應(yīng)調(diào)整哪一個元件參數(shù)？ 用 555 定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器，輸出脈沖寬度 tW 小 于輸入觸發(fā)信號的周 期，將會出現(xiàn)什么現(xiàn)象？ 36 實驗八 A/D 和 D/A 轉(zhuǎn)換器 一、實驗?zāi)康? 了解 A/D、 D/A 轉(zhuǎn)換器的工作原理 通過實驗了解 A/D（ ADC0809）、 D/A（ DAC0832）的性能及使用方法。 要求：觀察示波器，畫出波形；從示波器顯示的波形測量脈沖參數(shù) tW、 VOH、 VOL，并與理論值比較。 正確聯(lián)接電路。 要求：觀察示波器，畫出 VC 、 Q1 波形；從示波器顯示的波形測量脈沖參數(shù) tW tWVOH、 VOL，并與理論值比較，計算 T、 f。 要求：觀察示波器，畫出波形；從示波器顯示的波形測量脈沖參數(shù) tW tW VOH、 VOL，并 35 與理論值比較，計算 T、 f。 正確聯(lián)接電路。用 555 定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器的電路見圖 76，其工作波形如圖 77 所示。在輸出端產(chǎn)生一個寬度為 tW 的矩形脈沖。用 555 定時器構(gòu)成多諧振蕩器的電路見圖 74，其工作波形如圖 75 所示。 圖 72 555 定時器引腳排列圖 圖 73 555 定時器邏輯符號 表 71 555 定時器的功能表 輸 入 輸 出 正跳變觸發(fā) TH 負(fù)跳變觸發(fā) TL 復(fù)位 RD 放電管 T 輸出 Q 0 導(dǎo)通 0 2VCC/3 VCC/3 1 截止 1 2VCC/3 VCC/3 1 導(dǎo)通 0 2VCC/3 VCC/3 1 不變 不變 555 定時器的應(yīng)用 （ 1）用 555 定時器構(gòu)成多諧振蕩器 34 多諧振蕩器是一種無穩(wěn)態(tài)電路，接通電源以后，無須外加觸發(fā)信號，就能自動地不斷翻轉(zhuǎn)，產(chǎn)生矩形波?；居|發(fā)器的 RD 端為直接清零端，低電平有效，平時可接電源 VCC；泄放晶體管 Tr 提供外接電容的放電回路，故 Tr 又稱為放電管；還有控制電壓輸入CV 端平時可對地接一個去耦電容。比較器的參考電壓由電阻分壓器決定，在控制電壓輸入 CV 端（接于 CA1“ –”端，參考電壓為 VRH）懸空時， VRH=2VCC/3，而接于 CA2“ +”端上的參考電壓 VRL=VCC/3；若控制電壓輸入 CV 端外接另一固定電壓 VCV，則 VRH= VCV ， VRL= VCV /2。 555 定時器的電路組成 555 定時器的內(nèi)部電路結(jié)構(gòu)如圖 71 所示，它包括電壓比較器 CA1 和 CA基本 RS 觸發(fā)器、泄放晶體管 Tr 及三個 5K 電阻構(gòu)成的分壓器等四部分組成。 二、 實驗設(shè)備與器件 序號 儀器或器件名稱 型號或規(guī)格 數(shù)量 1 數(shù)字邏輯電路實驗箱 1 2 數(shù)字萬用表 1 3 雙蹤示波器 1 4 555 1 5 電阻 、 100 KΩ 各 1 個 10 KΩ 2 6 電容 1 uF 1 uF 1 三、實驗原理 圖 71 555 定時器內(nèi)部電路結(jié)構(gòu) 555 定時器是一種中規(guī)模集成電路，可以產(chǎn)生時間遲延和多種脈沖信號，電路功能靈活、負(fù)載能力強、適用范圍廣。 掌握用 555 定時器組成的常用脈沖單元。 步驟：器件初態(tài)清零，先使 Q0Q1Q2Q3=0001，輸出 Q0 Q1Q2Q3 接指示燈，記錄指示燈結(jié)果： 圖 66 實現(xiàn)偽隨機序列電路圖 （ 2）用 74LS194 及適當(dāng)門實現(xiàn) M=4 的環(huán)形計數(shù)器，記錄指示燈結(jié)果。記錄結(jié)果表 63。 步驟： 將 器件 DSL=1， Q0 接指示燈，先并行輸入數(shù)據(jù) D0 D1D2D3D4D5D6D7，然后使器件工作在左移狀態(tài)，用單脈沖作 CP，每輸入一個 CP 觀察輸出結(jié)果。 步驟：器件初態(tài)清零，先使 Q0Q1Q2Q3Q4Q5Q6Q7=0，輸出 Q0Q1Q2Q3Q4Q5Q6Q7 接指示燈，用單脈沖作 CP，用一個開關(guān)依次串行輸入數(shù)據(jù)至 DSR，一個數(shù)據(jù)一個 CP。 Q 輸出通過不同的組合電路接到 DSR端還可得到不同模值的移位計數(shù)器或偽隨機序列發(fā)生器。 圖 64 模為 4 的環(huán)形計數(shù)器電路 圖 65 模為 8 的扭環(huán)形計數(shù)器 如果把移位寄存器的輸出以一定方式饋送到串行輸入端，則可以得到環(huán)形計數(shù)器。 又如 M1M0=11，在單脈沖 CP 的作用下， 4位數(shù)據(jù)并行輸入到移位寄存器，然后使 M1 M0=10，表示數(shù)據(jù)可以左移， 左移輸入端 DSL=1 時，在單脈沖 CP 的作用下，數(shù)據(jù)依次從 Q0 端輸出，空缺位被 DSL 的 1 填補。 表 61 74LS194 4 位雙向移位寄存器功能表 功能 M1 M0 CP CR DSR D0 D1 D2 D3 DSL Q0 Q1 Q2 Q3 清零 ― ― ― 0 ― ― ― ― ― ― 0 0 0 0 預(yù)置 1 1 ↑ 1 ― D0 D1 D2 D3 ― D0 D1 D2 D3 右移 0 1 ↑ 1 DSR― ― ― ― ― DSR D0 D1 D2 左移 1 0 ↑ 1 ― ― ― ― ― DSL D1 D2 D3 DSL 保持 0 0 ― 1 ― ― ― ― ― ― Q0n Q1n Q2n Q3n 移位寄存器的最直接應(yīng)用是數(shù)據(jù)的串 /并轉(zhuǎn)換。移位寄存器的數(shù)據(jù)的輸入和輸出都有串行和并行之分，數(shù)據(jù)的移動受公共時鐘信號的控制，也就是同步工作的。 二、 實驗設(shè)備與器件 序號 儀器或器件名稱 型號或規(guī)格 數(shù)量 1 數(shù)字邏輯實驗箱 1 2 74LS194 2 3 74LS10 1 4 74LS04 1 5 74LS00 1 6 74LS86 1 三、實驗原理 移位寄存器是一種由觸發(fā)器鏈型連接組成的同步時序電路，每個觸發(fā)器的輸出連到下一級觸發(fā)器的輸入，所有觸發(fā)器共用一個時鐘脈沖源。 計數(shù)、譯碼及顯示綜合實驗 將 74LS90 接成 8421 碼計數(shù)器，用實驗箱上的單脈沖信號作為計數(shù)器的計數(shù)輸入，觀察 數(shù)碼管上顯示的計數(shù)功能 五、實驗思考 觸發(fā)器的 CP 為什么不能接普通開關(guān)（鈕子開關(guān)）？ 74LS90 作為 5421 碼輸出時，按 Q Q Q Q0 排列，則結(jié)果怎樣？如果輸出 Q0、 Q1 接數(shù)碼顯示輸入 D、 C、 B、 A，能否顯示 1~9，為什么？ 29 實驗六 移位寄存器應(yīng)用 一、實驗?zāi)康? 掌握 74LS194 移位寄存器的邏輯功能。 *（ 2） CP1 接實驗箱上的時鐘信號， CP0 接 Q3， RD=PD=0，輸出 Q0、 Q Q Q1 接指示燈顯示，記錄顯示結(jié)果。 R2； PD =P1 表 53 CP ↑ ↑ ↑ ↑ D 0 0 1 1 Qn 0 1 0 1 Qn+1 JK 觸發(fā)器邏輯功能測試 選用 74LS112 雙 JK 觸發(fā)器中的一個進行測試，按表 54 要求改變 J、 K、 CP 時，觀察Qn+1 值，將結(jié)果記于表 54 中。 四、實驗內(nèi)容 D 觸發(fā)器邏輯功能的測試 （ 1）異步置位端 DS 、 DR 的功能測試 在雙 D 觸發(fā)器 74LS74 中，選定一個 D 觸發(fā)器，將它的 CP 及 D 為任意狀態(tài)， DS 和 DR 由邏輯開關(guān)控制，按表 52 改變 DS 和 DR ，測試 Q 及 Q ，將結(jié)果記錄在表 52 中。實際上 IBR 是用來熄滅多位數(shù)字前后不需要的零，例如一個 8 位顯示器顯示 數(shù)時，如精度達(dá)小數(shù)點后 3 位。計數(shù)器、譯碼器及數(shù)碼管的連接如圖 57 所示。由于各種數(shù)字顯示器件的工作方式不同，因而對譯碼器的要求也不一樣。如果計數(shù)模值超過 10，就需要多塊集成電路構(gòu)成。 CP0、 CP1 為兩個時鐘輸入端， Q0~Q3 為計數(shù)輸出端， 74LS90 的功能表見表 51，由表可知：當(dāng) R1=R2=P1=P2=0 時，時鐘從 CP0 引入， Q0 輸出為二進制；時鐘從 CP1 引入， Q 1 輸出為五進制；時鐘從 CP0 引入，而 Q0 接 CP1，即二進制的輸出與五進制的輸入相連，則Q Q Q Q0 輸出為十進制（ 8421BCD 碼）；時鐘從 CP1 引入，而 Q3 接 CP0，即五進制的輸出與二進制的輸入相連，則 Q0、 Q Q Q1 輸出為十進制（ 5421BCD 碼）。 圖 53 74LS90 引腳圖 圖 54 74LS90 邏輯符號圖 表 51 74LS90 功能真值表 輸 入 輸 出 R1 R2 P1 P2 Q3 Q2 Q1 Q0 1 1 0 φ 1 1 φ 0 0 φ 1 1 φ 0 1 1 0 φ 0 φ 0 φ φ 0 φ 0 0 φ φ 0 φ 0 0 0 0 0 0 0 0