【正文】 ................................... 22 實(shí)驗(yàn)五 觸發(fā)器計(jì)數(shù)器應(yīng)用 ........................................ 24 實(shí)驗(yàn)六 移位寄存器應(yīng)用 .......................................... 29 實(shí)驗(yàn)七 555 定時(shí)器應(yīng)用 ........................................... 32 實(shí)驗(yàn)八 A/D 和 D/A 轉(zhuǎn)換器 ......................................... 36 實(shí)驗(yàn)九 智力競賽搶答電路設(shè)計(jì) .................................... 40 實(shí)驗(yàn)十 電子秒表 ................................................ 42 附錄：部分 TTL 及 CMOS 集成電路引出端功能圖 ........................... 46 2 第一章 數(shù)字 電子技術(shù) 實(shí)驗(yàn)的概述 實(shí)驗(yàn)的基本知識和安全規(guī)定 實(shí)驗(yàn)的基本知識 《 數(shù)字 電子技術(shù) 實(shí)驗(yàn) 》 主要包括驗(yàn)證性實(shí)驗(yàn)和設(shè)計(jì)性實(shí)驗(yàn)，與理論課內(nèi)容基本同步。因此實(shí)驗(yàn)者必須做到以下幾點(diǎn)： （ 1） 實(shí)驗(yàn)課時(shí)首先要認(rèn)真聽老師的講解，明確實(shí)驗(yàn)中的有關(guān)問題； （ 2） 在進(jìn)入指定實(shí)驗(yàn)位置后，檢查實(shí)驗(yàn)所需的元器件、儀器儀表和測試線等是否齊全和符合要求； （ 3） 按實(shí)驗(yàn)指導(dǎo)書和實(shí)驗(yàn)原理的要求連接，一般不要隨意更動(dòng)； （ 4） 實(shí)驗(yàn)過程要按擬訂的步驟進(jìn)行，實(shí)驗(yàn)過程中遇到問題 要仔細(xì)研究，找到解決問題的正確方法； 3 （ 5） 實(shí)驗(yàn)過程中應(yīng)及時(shí)分析所測數(shù)據(jù)和觀察到的各種波形是否合理，如有問題應(yīng)及時(shí)找出原因。 杜絕抄襲現(xiàn)象，一經(jīng)發(fā)現(xiàn) 有雷同版本， 將取消 雷同版本學(xué)生的當(dāng) 次實(shí)驗(yàn)成績。 導(dǎo)線要貼近實(shí)驗(yàn)底板，盡量使連接線短一些，并且連線盡可 能少交叉，也不要從集成電路芯片上跨越而過。例如，無論對實(shí)驗(yàn)電路加什么信號，輸出端始終高電平，則很 可能是集成電路芯片沒接地或地線接觸不良。雙蹤顯示時(shí)，一般是選用兩個(gè)被測信號中相對頻率低的那個(gè)信號作為觸發(fā)信號，即把其它波形氣最低頻率的波形作比較，從而確定時(shí)序關(guān)系。 總之，實(shí)驗(yàn)中要邊測量、邊記錄、邊分析，隨時(shí)糾正出現(xiàn)的問題與故障。 （ 2） 要樹立愛護(hù)公物的良好習(xí)慣，實(shí)驗(yàn)中不得隨意 搬 動(dòng)與本次實(shí)驗(yàn)無關(guān)的儀器和設(shè)備。 不允許將電路的輸出端和電源連接，否則會(huì)損壞電路。若此值接近無窮大，則說明此集成塊的電源端有斷路。當(dāng)集成塊損壞時(shí)，其內(nèi)部的 PN 結(jié)必有所損壞。 BG BG BG3 各管基極電值如圖 3 所示。常見的接線錯(cuò)誤包括接器件的電源、連線與插孔接觸不良；連線經(jīng)多次使用后，有可能外面塑料包皮完好，但內(nèi)部線斷；連線多接、漏接、錯(cuò)接；連線過長、過亂造成干擾。在對數(shù)字電路測試過程中，由于測試儀器、儀表加到被測電路上后，對被測電路相當(dāng)于一個(gè)負(fù)載，因此測試過程中也有可能引起電路本身工作狀態(tài)的改變，這點(diǎn)應(yīng)引起足夠注意。這樣可避免集成元件管腳彎曲或折斷。導(dǎo)線插入插孔時(shí)，用力不能過猛，以防因?qū)Ь€插入過深，使導(dǎo)線塑料包層插入造成電絕緣。布線時(shí)切忌在一個(gè)插孔內(nèi)插入兩根或兩根以上的導(dǎo)線，以免插孔因插入導(dǎo)線過多而減弱彈性。目前已有門類齊全的集成門電路，如與非門、或非門、與或非門、異或門等。參數(shù)分別有： （ 1） ICCL、 ICCH ICCL 為輸出低電平電源電流，是指實(shí)驗(yàn)門的輸入端全部懸空，該門輸出端空載時(shí)電源提供器件的電流； ICCH 為輸出高電平電源電流，是指輸入端至少一個(gè)接地，輸出端空載時(shí)電源提供器件的電流。 上拉電阻 RP 應(yīng)選擇在一定范圍內(nèi)，如圖 14 所示，其計(jì)算方法是： RPmax=（ VccVOH） /（ nIOH+mIiH） RPmin=（ VccVOL） /（ ILMNIiiL） 式中： IOH OC 門輸出管截止時(shí)（輸出高電平）的漏電流（一般 250μ A） IiH 負(fù)載門的高電平輸入電流 13 ILM OC 門輸出低電平 V 時(shí)允許最大灌入的負(fù)載電流（一般 14mA） IiL 負(fù)載門的低電平輸入電流 Vcc R 外接的電源電壓 N 線與輸出 OC 門的個(gè)數(shù) M 負(fù)載門的個(gè)數(shù) N 負(fù)載門輸入端的總數(shù) RP 的大小會(huì)影響輸出波形的邊沿時(shí)間，在工作速度較高時(shí)， RP 應(yīng)取接近 RPmin 的值，通常取 RL=1KΩ至 2KΩ。需要注意的是，由于其輸出電路結(jié)構(gòu)與普通 TTL 電路一樣，因此在使用時(shí)，一條總線上僅允許一個(gè)輸出門處于使能狀態(tài)（即輸出高電平或低電平狀態(tài)），其它輸出門必須處于高阻態(tài)，絕不允許有兩個(gè)或兩個(gè)以上的輸出門同時(shí)處于使能狀態(tài)。記錄：單個(gè)門 IIH= 圖 16 圖 17 圖 18 圖 19 三態(tài)門應(yīng)用電路 OC 與非門實(shí)現(xiàn)線與功能 1) 調(diào)節(jié)上拉電阻 RP，使 74LS22 正常驅(qū)動(dòng) 6 個(gè)反相器（ 74LS04），其中 VCC=5V，記錄的 RPmin范圍 的數(shù)值 。它可被看作一個(gè)多輸入、單輸出的單刀多擲開關(guān)，所以數(shù)據(jù)選擇器也可以稱為多路開關(guān)，是又一 種重要的組合邏輯部件。 （ Di=0 或 1） 實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換，如圖 23 所示 圖 23 并行數(shù)據(jù)到串行數(shù)據(jù)轉(zhuǎn)換 圖 五、實(shí)驗(yàn)思考 怎樣用 一 塊 74LS151 構(gòu)成 16 選 1 電路 ？ 18 實(shí)驗(yàn)三 全加器應(yīng)用 一、實(shí)驗(yàn)?zāi)康? 掌握 74LS283 全加器的邏輯功能和特點(diǎn)。它有兩組 4 位二進(jìn)制數(shù)輸入 A4 A3 A2 AB4 B3 B2 B1，一個(gè)向最低位的進(jìn)位輸入端 CI，有一組二進(jìn)制數(shù)輸出 S4S3S2S1，一個(gè)最高位的進(jìn)位輸出端 C4，算術(shù)加法運(yùn)算關(guān)系式見上所列。邏輯電路見圖 33。 掌握基本門電路在組合邏輯電路中的作用。 圖 41 74LS20 引腳圖 42 74LS20 邏輯功能圖 四、實(shí)驗(yàn)內(nèi)容 設(shè) A、 B、 C 為某保密鎖的 3 個(gè)按鍵，當(dāng) A 鍵單獨(dú)按下時(shí)，鎖既不打開也不報(bào)警；只有當(dāng)A、 B、 C 或者 A、 B 或者 A、 C 分別同時(shí)按下時(shí)，鎖才能被打開，當(dāng)不符合上述組合 狀態(tài)時(shí)，將發(fā)出報(bào)警信息，試用與非門設(shè)計(jì)此保密鎖的邏輯電路。 了解譯碼、顯示器件的使用。要構(gòu)成任意進(jìn)制計(jì)數(shù)可利用異步清零端或預(yù)置端 ，如 M=7 的兩種電路，見圖 55，但計(jì)數(shù)狀態(tài)不一樣，輸出波形占空比不同，見圖 56。則可顯示成 ，顯示前后 5 個(gè)零將是不必要的，利用IBR=0 就可顯示成 ，便于閱讀；引線圖中也有滅零輸出信號，它與滅燈輸入 IB合用一個(gè)引腳，它是用在級聯(lián)電路中連續(xù)熄滅無效零時(shí)用的，如上例中 數(shù)字前面 3 個(gè)零，便是先滅最左面的零，接著滅第 2 和第 3 位零，數(shù)字最右邊的 2 個(gè)零熄滅過程亦然。 （ 3）用 74LS90 實(shí)現(xiàn) M=7 的計(jì)數(shù)，記錄顯示結(jié)果，并用雙蹤示波器觀察。如 M1M0=01，表示數(shù)據(jù)可以右移，首先清零端輸入一個(gè)負(fù)脈沖，使 Q0Q1Q2Q3=0000，在單脈沖 CP 的作用下，右移輸入端 DSR依次串入數(shù)據(jù)， 4 個(gè) CP 后就可在 4 個(gè)輸出端 Q0Q1Q2Q3 得到并行數(shù)據(jù)。 令 DSR=1010 1100，記錄結(jié)果表 62：（ 8 個(gè) CP） 31 表 62 實(shí)驗(yàn)記錄 表 63 實(shí)驗(yàn)記錄 （ 2）用二片 74LS194 及適當(dāng)門電路實(shí)現(xiàn)八位并 /串轉(zhuǎn)換，記錄結(jié)果。 學(xué)習(xí)用示波器測量脈沖參數(shù)。 555 定時(shí)器的基本功能 555 定時(shí)器既有雙極 型晶體管的，又有 MOS 管的，它們的引腳排列圖均見圖 72，圖 73是邏輯符號， 555 定時(shí)器的功能表見表 71。 暫穩(wěn)態(tài)持續(xù)時(shí)間為： tW≈ 占空比為： q= tW /T 圖 76 單穩(wěn)態(tài)觸發(fā)器電路 圖 77 單穩(wěn)態(tài)觸發(fā)器工作波形圖 圖 78 占空比可調(diào)的多諧振蕩 器 四、實(shí)驗(yàn)內(nèi)容 用 555 定時(shí)器構(gòu)成多諧振蕩器，給定 R1=， R2=10K?， C= F。用 雙蹤 示波器的一個(gè)探頭接 555 的輸入端 2 腳（ VI端），另一個(gè)探頭接 555的輸出端 3 腳（ Q2 端）。芯片由以下幾部分組成： 8 路模 擬開關(guān)，模擬開關(guān)的地址鎖存和譯碼電路，比較器， 256R 電阻梯形網(wǎng)絡(luò)，電子開關(guān)樹，逐次逼近寄存器 SAR，三態(tài)輸出鎖存緩沖器，控制與定時(shí)電路等。 Vr （ +）、 Vr （ ）：基準(zhǔn)電壓的正極和負(fù)極 。 VCC ：接電源端 。 38 IOUT1： DAC 輸出電流 1，當(dāng)輸入數(shù)字為全 1 時(shí)，電流值最大，反之最小 。單脈沖的上升沿鎖存地址， 下降沿 同時(shí)啟動(dòng) A/D 變換。 VCC： 接電源端，其值范圍為 +5V~+15V。 1WR ：寫信號 1，低電平有效，用來把數(shù)據(jù)總線的數(shù)據(jù)輸入鎖存于輸入寄存器中，本信有效時(shí)，必須使 CS 和 ILE 信號同時(shí)有效 。 D0~D7：輸出數(shù)據(jù) 端。地址譯碼與輸入選通關(guān)系如表 81 所示。 二、 實(shí)驗(yàn)設(shè)備與器件 序號 儀器或器件名稱 型號或規(guī)格 數(shù)量 1 數(shù)字邏輯電路實(shí)驗(yàn)箱 1 2 數(shù)字萬用表 1 3 ADC0809 1 4 DAC0832 1 5 直流穩(wěn)壓電源 1 6 運(yùn)算放大器 uA741 1 7 電阻 1M?、 510? 各 1 個(gè) 2 8 電容 200PF、 各 1 個(gè) 三、實(shí)驗(yàn)原理 圖 81 ADC0809 引腳圖 圖 82 DAC0832 引腳圖 把隨時(shí)間連續(xù)變化的模擬量轉(zhuǎn)換為離散的數(shù)字量，需要用模 /數(shù)轉(zhuǎn)換器，簡稱 A/D 轉(zhuǎn)換器或 ADC。 圖 78 是一個(gè)占空比可調(diào)的多諧振蕩器，調(diào)節(jié)電位器 RW，試計(jì)算輸出波形的占空比。 暫穩(wěn)態(tài)持續(xù)時(shí)間為： tW1≈ （ R1+R2） C tW2≈ 脈沖周期為： T= tW1+ tW2 圖 74 多諧振蕩器電路 圖 75 多諧振蕩器 工作波形圖 （ 2）用 555 定時(shí)器構(gòu)成單穩(wěn) 態(tài)觸發(fā)器 單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)定狀態(tài)，在外界觸發(fā)脈沖作用下，電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)，暫穩(wěn)態(tài)維持一段時(shí)間后，電路自動(dòng)返回到穩(wěn)態(tài)。 CA1 和 CA2 是兩個(gè)結(jié)構(gòu)完全相同的高精度電壓比較器，比較器有兩個(gè)輸入端，分別標(biāo)有“ +”和“ –”，如果 v+v–，則比較器輸出 VCA 為高電平（ VCA=1），反之輸出 VCA為低電平（ VCA=0）。 移位計(jì)數(shù)器 （ 1）用一片 74LS194 及適當(dāng)門實(shí)現(xiàn)偽隨機(jī)序列，見圖 66。利用74LS194，把 Q3 接到 DSR 端，即可得到模為 4 的環(huán)形計(jì)數(shù)器（不能自啟動(dòng)），見圖 64；把 Q3通 過一個(gè)非門接到 DSR端，即可 得到模為 8 的扭環(huán)形計(jì)數(shù)器（不能自啟動(dòng) ），見圖 65。在時(shí)鐘脈沖的作用下，存儲(chǔ)在移位寄存器中的二進(jìn)制信息逐位左移或右移。 28 表 54 CP ↓ ↓ ↓ ↓ J 0 0 1 1 K 0 1 0 1 Qn 1 0 1 0 Qn+1 用 74LS90 實(shí)現(xiàn) 計(jì)數(shù) （ 1） CP0 接實(shí)驗(yàn)箱上的單脈沖信號，或接 f=1~2Hz 的連續(xù)脈沖， CP1 接 Q0， RD=PD=0（ RD =R174LS48 是 7 段字形譯碼器，用于共陰顯示器件，可和磷砷化數(shù)碼管 BS201 或 BS202 配套使用。 圖 51 74LS74 引腳排列圖 圖 52 74LS112 引 腳圖 計(jì)數(shù)器 計(jì)數(shù)器是一種能夠統(tǒng)計(jì)輸入脈沖個(gè)數(shù)的時(shí)序電路，計(jì)數(shù)器應(yīng)用廣泛，種類繁多，按時(shí)鐘輸入的方式不同分，有同步和異步兩類；按計(jì)數(shù)模值分，有二進(jìn)制、十進(jìn)制和任意進(jìn)制；按 25 算術(shù)運(yùn)算功能分，有加法、減法和可逆（雙向）之分。試用與非門設(shè)計(jì)實(shí)現(xiàn)該邏輯功能的電路。至此，原理性設(shè)計(jì)基本完成。分別用 17 個(gè)開關(guān)表示輸入 A、 B 及 CI，這 17 個(gè)開關(guān)按次序從左到右代表 A8A7A6 A5 A4 A3A2 A B8 B7 B6 B5 B4 B3 B2 B CI，輸出分別接 9個(gè) 指示燈，也是按次序從左到右代表 C8S8S7S6S5S4S3S2S1。 19 （ 2）兩個(gè) 4 位二進(jìn)制數(shù)相減 兩個(gè) 4 位二進(jìn)制數(shù)相減可以看做兩個(gè)帶