【正文】 組合電路？ 24 實驗五 觸發(fā)器計數(shù)器應(yīng)用 一、實驗?zāi)康? 了解并掌握觸發(fā)器的邏輯功能及觸發(fā)特性。 了解計數(shù)器的基本結(jié)構(gòu)。 熟悉中規(guī)模計數(shù)器的邏輯功能及其應(yīng)用。 了解譯碼、顯示器件的使用。 二、 實驗設(shè)備與器件 序號 儀器或器件名稱 型號或規(guī)格 數(shù)量 1 數(shù)字邏輯電路實驗箱 1 2 74LS74 1 3 74LS112 1 4 74LS90 2 5 74LS48 1 6 74LS00 1 三、實驗原理 觸發(fā)器 觸發(fā)器是各種時序邏輯電路的基本器件之一，雖然它也是由多個門電路組成，但是電路內(nèi)部存在輸 出對輸入的信號正反饋作用，使得觸發(fā)器具有記憶功能。觸發(fā)器廣泛應(yīng)用于現(xiàn)代數(shù)字電路與邏輯系統(tǒng)中，它的品種也是多種多樣的，按邏輯功能分，有 RS 觸發(fā)器、 JK 觸發(fā)器、 D 觸發(fā)器、 T 觸發(fā)器等，按電路結(jié)構(gòu)分，有基本觸發(fā)器、鐘控觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器等。圖 51 是上升沿觸發(fā)的雙 D 邊沿觸發(fā)器 74LS74 的引腳排列圖，它有兩個 D 觸發(fā)器，圖 52 是下降沿觸發(fā)的 JK 邊沿觸發(fā)器 74LS112 的引腳排列圖，它有兩個 JK 觸發(fā)器。 圖 51 74LS74 引腳排列圖 圖 52 74LS112 引 腳圖 計數(shù)器 計數(shù)器是一種能夠統(tǒng)計輸入脈沖個數(shù)的時序電路，計數(shù)器應(yīng)用廣泛，種類繁多，按時鐘輸入的方式不同分，有同步和異步兩類；按計數(shù)模值分，有二進制、十進制和任意進制；按 25 算術(shù)運算功能分，有加法、減法和可逆（雙向）之分。 圖 53 74LS90 引腳圖 圖 54 74LS90 邏輯符號圖 表 51 74LS90 功能真值表 輸 入 輸 出 R1 R2 P1 P2 Q3 Q2 Q1 Q0 1 1 0 φ 1 1 φ 0 0 φ 1 1 φ 0 1 1 0 φ 0 φ 0 φ φ 0 φ 0 0 φ φ 0 φ 0 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 計 數(shù) 計 數(shù) 計 數(shù) 計 數(shù) 目前常用的計數(shù)器都已有成品，一般來說，除計數(shù)外，它們還具備清零或預(yù)置功能，本實驗采用的計數(shù)器為 TTL 的 74LS90，是一塊二 五 十進制異步計數(shù)器，外形為雙列直插，引腳排列如圖 53 所示，圖中的 NC 表示此腳為空腳，不接線，邏輯符號如圖 54 所示。其中 RR2 為兩個異步清零端， P P2 為兩個異步置 9 端，邏輯圖中 R1 和 R2 為兩個相與的復(fù)零端，計數(shù)時其中至少有一個為低電平； P1 和 P2 是兩個相與的置 9 端，計數(shù)時其中至少有一個為低電平。 CP0、 CP1 為兩個時鐘輸入端， Q0~Q3 為計數(shù)輸出端， 74LS90 的功能表見表 51，由表可知：當(dāng) R1=R2=P1=P2=0 時，時鐘從 CP0 引入， Q0 輸出為二進制；時鐘從 CP1 引入， Q QQ1 輸出為五進制；時鐘從 CP0 引入，而 Q0 接 CP1，即二進制的輸出與五進制的輸入相連，則Q Q Q Q0 輸出為十進制（ 8421BCD 碼）；時鐘從 CP1 引入，而 Q3 接 CP0，即五進制的輸出與二進制的輸入相連，則 Q0、 Q Q Q1 輸出為十進制（ 5421BCD 碼）。要構(gòu)成任意進制計數(shù)可利用異步清零端或預(yù)置端 ，如 M=7 的兩種電路，見圖 55，但計數(shù)狀態(tài)不一樣，輸出波形占空比不同，見圖 56。如果計數(shù)模值超過 10，就需要多塊集成電路構(gòu)成。 26 圖 55 M=7 的電路圖 圖 56 不同計數(shù)方法的 輸出波形圖 （ a） 74LS90 與 74LS48 的連接圖 （ b） DS202 與 74LS48 的連接示意圖 （ c） 74LS48 引腳圖 （ d）數(shù)碼管引腳圖 圖 57 計數(shù)器、譯碼器及數(shù)碼管的連接圖 二一十進制譯碼器及 顯示電路 二一十進制譯碼器用于將二一十進制代碼譯成十進制數(shù)字，然后去驅(qū)動十進制的數(shù)字顯 27 示 0~9 十個數(shù)字。由于各種數(shù)字顯示器件的工作方式不同，因而對譯碼器的要求也不一樣。74LS48 是 7 段字形譯碼器，用于共陰顯示器件，可和磷砷化數(shù)碼管 BS201 或 BS202 配套使用。計數(shù)器、譯碼器及數(shù)碼管的連接如圖 57 所示。 譯碼器 74LS48 通常接受從二一十進制計數(shù)器的 BCD8421 碼 Q3 Q2 Q1 Q0，輸出 abcdefg去點燃 7 段數(shù)碼管相應(yīng)的段，除去上述引線外，尚有燈測試輸入 LT，當(dāng) LT=0 時，不論輸入 A、B、 C、 D 為何值，輸出 a~g 均為 1，即顯示 8 字，檢驗數(shù)碼管各段能否正常工作；滅燈輸入IB可以顯示燈熄滅，其功能與 LT 恰好相反，當(dāng) IB=0 時，不論 LT 及其它輸入為何值，顯示燈各段均被熄滅；滅零輸入 IBR 可以按人們的需要將顯示數(shù)據(jù)中不必要的零熄滅，而在顯示 1~9時則不受影響。實際上 IBR 是用來熄滅多位數(shù)字前后不需要的零，例如一個 8 位顯示器顯示 數(shù)時，如精度達小數(shù)點后 3 位。則可顯示成 ，顯示前后 5 個零將是不必要的，利用IBR=0 就可顯示成 ，便于閱讀；引線圖中也有滅零輸出信號，它與滅燈輸入 IB合用一個引腳，它是用在級聯(lián)電路中連續(xù)熄滅無效零時用的，如上例中 數(shù)字前面 3 個零，便是先滅最左面的零，接著滅第 2 和第 3 位零，數(shù)字最右邊的 2 個零熄滅過程亦然。 四、實驗內(nèi)容 D 觸發(fā)器邏輯功能的測試 （ 1）異步置位端 DS 、 DR 的功能測試 在雙 D 觸發(fā)器 74LS74 中，選定一個 D 觸發(fā)器，將它的 CP 及 D 為任意狀態(tài)， DS 和 DR 由邏輯開關(guān)控制，按表 52 改變 DS 和 DR ，測試 Q 及 Q ，將結(jié)果記錄在表 52 中。 表 52 CP D DS DR Q Q Φ Φ 1 0 0 1 （ 2）邏輯功能測試 按表 53 要求改變 CP，觀 察輸出 Qn+1 值，并將結(jié)果記于該表中， CP 可由單脈沖源控制，D 由邏輯開關(guān)控制， Qn 的初值可由 SD 或 RD 來決定。 表 53 CP ↑ ↑ ↑ ↑ D 0 0 1 1 Qn 0 1 0 1 Qn+1 JK 觸發(fā)器邏輯功能測試 選用 74LS112 雙 JK 觸發(fā)器中的一個進行測試，按表 54 要求改變 J、 K、 CP 時，觀察Qn+1 值，將結(jié)果記于表 54 中。 28 表 54 CP ↓ ↓ ↓ ↓ J 0 0 1 1 K 0 1 0 1 Qn 1 0 1 0 Qn+1 用 74LS90 實現(xiàn) 計數(shù) （ 1） CP0 接實驗箱上的單脈沖信號，或接 f=1~2Hz 的連續(xù)脈沖， CP1 接 Q0， RD=PD=0（ RD =R1 R2； PD =P1 P2） ，輸出 Q Q Q Q0 接指示燈顯示，記錄顯示結(jié)果。 *（ 2） CP1 接實驗箱上的時鐘信號， CP0 接 Q3， RD=PD=0，輸出 Q0、 Q Q Q1 接指示燈顯示，記錄顯示結(jié)果。 （ 3）用 74LS90 實現(xiàn) M=7 的計數(shù)，記錄顯示結(jié)果，并用雙蹤示波器觀察。 計數(shù)、譯碼及顯示綜合實驗 將 74LS90 接成 8421 碼計數(shù)器，用實驗箱上的單脈沖信號作為計數(shù)器的計數(shù)輸入，觀察 數(shù)碼管上顯示的計數(shù)功能 五、實驗思考 觸發(fā)器的 CP 為什么不能接普通開關(guān)（鈕子開關(guān)）？ 74LS90 作為 5421 碼輸出時，按 Q Q Q Q0 排列，則結(jié)果怎樣？如果輸出 Q0、 QQ Q1 接數(shù)碼顯示輸入 D、 C、 B、 A，能否顯示 1~9，為什么？ 29 實驗六 移位寄存器應(yīng)用 一、實驗?zāi)康? 掌握 74LS194 移位寄存器的邏輯功能。 學(xué)習(xí)中規(guī)模移位寄存器的應(yīng)用。 二、 實驗設(shè)備與器件 序號 儀器或器件名稱 型號或規(guī)格 數(shù)量 1 數(shù)字邏輯實驗箱 1 2 74LS194 2 3 74LS10 1 4 74LS04 1 5 74LS00 1 6 74LS86 1 三、實驗原理 移位寄存器是一種由觸發(fā)器鏈型連接組成的同步時序電路，每個觸發(fā)器的輸出連到下一級觸發(fā)器的輸入，所有觸發(fā)器共用一個時鐘脈沖源。在時鐘脈沖的作用下，存儲在移位寄存器中的二進制信息逐位左移或右移。移位寄存器的數(shù)據(jù)的輸入和輸出都有串行和并行之分，數(shù)據(jù)的移動受公共時鐘信號的控制，也就是同步工作的。移位寄存器原理框圖，如圖 61 所示： 輸入 CP 圖 61 移位寄存器原理框圖 圖 62 74LS194 引腳排列圖 圖 63 74LS194 邏輯符號圖 4 位雙向移位寄存器 74LS194 為 TTL 雙極型數(shù)字集成邏輯電路，外形為雙列直插，它具有清零、左移、右移、并行送數(shù)和保持等多種功能，是一種功能比較全的中規(guī)模移位寄存器，A B C D 30 圖 62 是引腳排列圖，邏輯符號如圖 63 所示， 74LS194A 的功能表見表 61。 表 61 74LS194 4 位雙向移位寄存器功能表 功能 M1 M0 CP CR DSR D0 D1 D2 D3 DSL Q0 Q1 Q2 Q3 清零 ― ― ― 0 ― ― ― ― ― ― 0 0 0 0 預(yù)置 1 1 ↑ 1 ― D0 D1 D2 D3 ― D0 D1 D2 D3 右移 0 1 ↑ 1 DSR― ― ― ― ― DSR D0 D1 D2 左移 1 0 ↑ 1 ― ― ― ― ― DSL D1 D2 D3 DSL 保持 0 0 ― 1 ― ― ― ― ― ― Q0n Q1n Q2n Q3n 移位寄存器的最直接應(yīng)用是數(shù)據(jù)的串 /并轉(zhuǎn)換。如 M1M0=01，表示數(shù)據(jù)可以右移，首先清零端輸入一個負脈沖，使 Q0Q1Q2Q3=0000，在單脈沖 CP 的作用下，右移輸入端 DSR依次串入數(shù)據(jù)， 4 個 CP 后就可在 4 個輸出端 Q0Q1Q2Q3 得到并行數(shù)據(jù)。 又如 M1M0=11，在單脈沖 CP 的作用下， 4位數(shù)據(jù)并行輸入到移位寄存器，然后使 M1 M0=10，表示數(shù)據(jù)可以左移， 左移輸入端 DSL=1 時，在單脈沖 CP 的作用下，數(shù)據(jù)依次從 Q0 端輸出，空缺位被 DSL 的 1 填補。 4 個 CP 后，原 4 位并入的數(shù)據(jù)全被 移出，這時候 Q0Q1Q2Q3=1111。 圖 64 模為 4 的環(huán)形計數(shù)器電路 圖 65 模為 8 的扭環(huán)形計數(shù)器 如果把移位寄存器的輸出以一定方式饋送到串行輸入端，則可以得到環(huán)形計數(shù)器。利用74LS194，把 Q3 接到 DSR 端，即可得到模為 4 的環(huán)形計數(shù)器（不能自啟動），見圖 64；把 Q3通 過一個非門接到 DSR端，即可 得到模為 8 的扭環(huán)形計數(shù)器（不能自啟動 ），見圖 65。 Q 輸出通過不同的組合電路接到 DSR端還可得到不同模值的移位計數(shù)器或偽隨機序列發(fā)生器。 四、實驗內(nèi)容 數(shù)據(jù)的存儲和移動 （ 1）用二片 74LS194 及適當(dāng)門電路實現(xiàn)八位串 /并轉(zhuǎn)換，記錄結(jié)果。 步驟：器件初態(tài)清零，先使 Q0Q1Q2Q3Q4Q5Q6Q7=0，輸出 Q0Q1Q2Q3Q4Q5Q6Q7 接指示燈，用單脈沖作 CP，用一個開關(guān)依次串行輸入數(shù)據(jù)至 DSR，一個數(shù)據(jù)一個 CP。 令 DSR=1010 1100，記錄結(jié)果表 62：（ 8 個 CP） 31 表 62 實驗記錄 表 63 實驗記錄 （ 2）用二片 74LS194 及適當(dāng)門電路實現(xiàn)八位并 /串轉(zhuǎn)換，記錄結(jié)果。 步驟： 將 器件 DSL=1， Q0 接指示燈，先并行輸入數(shù)據(jù) D0 D1D