【正文】 我相信對我以 后不管是就業(yè)還是繼續(xù)學習深造都有很大影響。而后面的 16位數(shù)據(jù)位為 1101001110100110。然后加載之前創(chuàng)建的波形文件 mancodec。 圖 encode 模塊 Symbol 南昌航空大學科技學院 20xx 屆學士學位論文 31 圖 p_to_s 模塊 Symbol 雙擊原理框圖文件的空白處，在彈出的 Symbol對話框的 Name文本框中輸入INPUT，單擊 OK按鈕退出 Symbol對話框，在適當位置放置 INPUT 模塊，使用同樣的方法再加入一個 INPUT 和 OUTPUT 模塊。 從上面分析可以看出設計出曼徹斯特編碼器滿足曼徹斯特編碼的要求。 圖 曼徹斯特編碼器編譯 南昌航空大學科技學院 20xx 屆學士學位論文 29 在 編譯成功后，必須對其功能和時序特性進行仿真測試，以了解設計結果是否滿足原設計要求。139。 在編譯之后就是對模塊進行仿真，在 quartusⅡ 軟件中點擊 processing菜單中的 simulator tool。 南昌航空大學科技學院 20xx 屆學士學位論文 22 圖 并串轉換編譯結果 工程編譯成功 后，必須對其功能和時序特性進行仿真測試，以了解設計結果是否滿足原設計要求。新建完工程文件后，就建立并串轉換模塊。 end if。 counter=counter+39。039。then if date_in=39。then tem_register(5)=39。139。 then if counter=000000 then en_out=39。039。039。 編碼信元輸出端 end encode。039。 是 否 當 同步選擇信號 SS 為“ 1”，輸出信號為命令同步，若為“ 0”，表示輸出信號為數(shù)據(jù)同步，當輸入數(shù)據(jù)使能信號 send 為“ 1”時，表明允許數(shù)據(jù)輸入，輸入時間將 持續(xù) 16 個編碼周期 ，若輸入的數(shù)據(jù)信元 din 為“ 1”，編碼就通過輸出一個下降沿來表示， 當輸入數(shù)據(jù)為“ 0”時，編碼則輸出一個上升沿。端口有時鐘信號、并串轉換使能信號、 16 位并行數(shù)據(jù)輸入端和一位串行數(shù)據(jù)輸出端。 end loop。 begin q=tmpreg(15)。 use 。 圖 編碼器設計思路 生成同步字頭 碼型轉換 移位及奇偶校驗 南昌航空大學科技學院 20xx 屆學士學位論文 12 系統(tǒng)數(shù)據(jù)輸出端 并行數(shù)據(jù)輸入 系統(tǒng)設計框圖 根據(jù)上述系統(tǒng)的設計要求，系統(tǒng)主要由兩大模塊組成：并串轉換器、曼徹斯特編碼器。如 下圖 所示。因此，這種編碼也稱為相應編碼。數(shù)據(jù)字既可以由 BC 傳輸?shù)侥?RT，也可以從某 RT 傳輸至 BC，或者從某 RT 傳輸?shù)搅硪?RT，它的內容代表傳輸?shù)臄?shù)據(jù)。有效信息 (16 位 )及奇偶校驗位在總線 上以曼徹斯特碼的形式進行傳輸，傳輸一位的時間為 1 S(即碼速率為 1MHz)。在此之后，通過一系列現(xiàn)實操作所積累起來的經(jīng)驗，在 1553A的基礎上， SAE又加入了許多定義和額外的應用能力于其中，這就是 1553B標準協(xié)議，它于 1978年 9月 21日由 SAE公布，一直沿用至今。 圖 軟件開發(fā)流程 三、 QuartusⅡ的仿真 仿真分為功能仿真和時序仿真。 FPGA 之所以能夠廣泛應用于電路設計中，就是因為它們有使用相當方便的開發(fā)軟件工具包，通過編程工具和軟件的配合使用，對器件芯片可以進行流暢的開發(fā)、校驗?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領域，已成為事實上的通用硬件描述語言。由于設計的主要仿真和調試過程是在 高層次上完成的，這不僅有利予早期發(fā)現(xiàn)結構設計上的錯誤，避免設計工作的浪費，而且也減少了邏輯功能仿真的工作量，提高了設計的一次成功率。掉電后， FPGA 恢復成白片，內部邏輯關系消失，因此， FPGA 能夠反復使用。 內部有豐富的觸發(fā)器和 I／ O 引腳。 南昌航空大學科技學院 20xx 屆學士學位論文 3 2 FPGA 原理及 開發(fā) 工具 FPGA原理 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場可編程門陣列 ,它是在 PAL、GAL、 CPLD 等可編程器件的 基礎上進一步發(fā)展的產物。 在每個周期的開頭加同步字頭，數(shù)據(jù)輸入時間持續(xù) 16 個周期，期間對數(shù)據(jù)進行編碼。 目前，此類器件在國內還較少出現(xiàn)，對于整個 1553B 體系架構的把握尚未形成，我們急需改變這種不利情況。s protocol， the word types which transmitted in the 1553B bus has carried on the standard classification， they are the order word、 the status word and the data word． the design for this paper mainly emphatically in the protocol bus interface interior Manchester code encodeg as the bus interface important constituent， the encoder is shouldering the parallel\serial Ixansformation， the code pilation， the parity check and so on the important task， enables the data according to the standard form which defines by 1553B to carry on the transmission in the data bus. Keywords: FPGA, Manchester Encoder, 1553B, String and convert Signature of Supervisor: 目 錄 1 緒論 .................................... 1 .................................. 1 ...................................... 2 2 FPGA 原理及 開發(fā) 工具 FPGA 原理 ........................................... 3 QuartusⅡ及開發(fā)語言 ................................. 4 3 曼徹斯特編碼原理 1553B數(shù)據(jù)總線 ...................................... 8 曼徹斯特編碼原理 ................................... 10 4 系統(tǒng)總體設計 系統(tǒng)設計要求 ...................................... 11 系統(tǒng)設計思路 ...................................... 11 系統(tǒng)設計框圖 ...................................... 12 5 系統(tǒng)模塊設計 并串轉換器的設 計 ................................... 13 曼徹斯特編碼器設計 ................................. 14 6 系統(tǒng)仿真及結果分析 并串轉換 器 仿真及結果分析 ........................... 19 器 仿真及結果分析 ........................ 26 .............................. 29 7 結論及展望 ........................................... 34 參考文獻 ............................................... 35 致謝 ................................................... 36 附錄 A .................................................. 37 附錄 B .................................................. 41 南昌航空大學科技學院 20xx 屆學士學位論文 1 基于 FPGA的曼徹斯特編碼器的設計 1 緒論 選題的依據(jù)和意義 航空航天產業(yè)是國家綜合國力的集中體現(xiàn)和重要標志，是國家先進制造業(yè)的重要組成部分，是國家科技創(chuàng)新體系的一支重要力量。 11553B作為一種通用的軍事標準協(xié)議，它對數(shù)據(jù)總線的電氣和協(xié)議特性進行嚴格的規(guī)范和約束，現(xiàn)已廣泛運用于航空電子綜合系統(tǒng)。除了文中特別加以標注引 用的內容外，本論文不包含法律意義上已屬于他人的任何形式的研究成果 ,也不包含本人已用于其他學位申請的論文或成果。 III、畢 業(yè)設計 (論文 )工作內容及完成時間： 第 1 周 第 3 周 :資料查找、方案論證、英文資料翻譯、開題報告撰寫。本人完全意識到本聲明的法律后果由本人承擔。 畢業(yè)設計（論文） 題目： 基于 FPGA的曼徹斯特編碼器的設計 畢業(yè)設計（論文）原創(chuàng)性聲明和使用授權說明 原創(chuàng)性聲明 本人鄭重承諾：所呈交的畢業(yè)設計（論文），是我個人在指導教師的指導下進行的研究工作及取得的成果。 作者簽名： 日期： 年 月 日 學位論文版權使用 授權書 本學位論文作者完全了解學校有關保留、使用學位論文的規(guī)定，同意學校保留并向國家有關部門或機構送交論文的復印件和電子版，允許論文被查閱和借閱。 第 4 周 第 7 周 :學習 MILSTD1553B 總線的相關知識，熟悉曼徹斯特編碼器原理。對本文的研究作出重要貢獻的個人和集體，均已在文中以明確方式表明。該標準對航空飛機所需的數(shù)字／命令／響應，分時復用等數(shù)字總線技術提出了一系列的要求，其中包括數(shù)據(jù)總線的傳輸和協(xié)議格式。促進航空航天產業(yè)快速發(fā)展。自主研發(fā) 1553B 相關產品首先必須解決曼徹斯特碼的編碼、解碼。若輸入的數(shù)據(jù)信元為“ 1”，編碼就通過輸出一個下降沿來表示，當輸入數(shù)據(jù)為“ 0”時，編碼則輸出一個上升沿。它是作為 專用集成電路 （ ASIC）領域中的