【正文】 fromins : in std_logic_vector(15 downto 0)。 pc_in : in unsigned(7 downto 0)。 use 。 CPU有很多性能，但是由于本人能力有限，很多性能在設(shè)計(jì)中沒(méi)有體現(xiàn)出來(lái)，比如跳轉(zhuǎn)指令的執(zhí)行，以及標(biāo)志寄存器和中斷響應(yīng)的設(shè)計(jì)。 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 28 第六章 總結(jié)和展望 通過(guò)前五章的介紹，一個(gè)簡(jiǎn)單的微處理器已經(jīng)完成。 ST 運(yùn)算數(shù)據(jù)存儲(chǔ)仿真 匯編語(yǔ)言 機(jī)器碼 ADD R1, R2。停機(jī)指令將程序寄存器和指令寄存器復(fù)位清零。 算術(shù)運(yùn)算類指令驗(yàn)證 匯編語(yǔ)言 機(jī)器碼 MOV R1, 36。 SIGNAL outen :STD_LOGIC。 用 VHDL語(yǔ)言引用一個(gè)模塊時(shí)是先用 ponent來(lái)聲明這個(gè)模塊，模塊的接口要用 port關(guān)鍵詞聲明，例如對(duì)程序計(jì)數(shù)器模塊的引用聲明如下 : COMPONENT pc IS PORT ( clk ,fen: IN STD_LOGIC 。 end if。139。 從狀態(tài)機(jī)的信號(hào)輸出上分，有 Moore型和 Mealy型兩種狀態(tài)機(jī)。 流水線操作和數(shù)據(jù)通路各個(gè)模塊的所有控制信號(hào)都是來(lái)自控制單元。039。在本次設(shè)計(jì)中只完成加法、減法、與、或、不帶進(jìn)位的左移和不帶進(jìn)位的右移的運(yùn)算功能，并輸出溢出信號(hào)。在執(zhí)行運(yùn)算單元中，根據(jù)指令的類型對(duì)兩個(gè)或一個(gè) 8 位輸入數(shù)據(jù)進(jìn)行運(yùn)算。 //將指定寄存器的值輸出 elsif (fromram_ctrl = 01) then ram (conv_integer(fromrd))=value2。 圖 35 時(shí)鐘發(fā)生器的外部接口 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 15 寄存器堆 TRAM 寄存器堆與程序存儲(chǔ)器設(shè)計(jì)相同，都是直接使用一個(gè)數(shù)組存放二進(jìn)制數(shù)據(jù)，通過(guò) VHDL 編寫(xiě)一個(gè)一定長(zhǎng)度的數(shù)組實(shí)現(xiàn)，同樣可以通過(guò)集成器數(shù)組元素和輸入地址間的相互賦值實(shí)現(xiàn)“讀存儲(chǔ)器”，“寫(xiě)存儲(chǔ)器”。同樣道理可知，送入控制單元并進(jìn)行指令譯碼也是下一條指令。第一個(gè)數(shù)組元素下標(biāo)表示存貯器的 0 號(hào)地址，第二個(gè)數(shù)組元素下標(biāo)表示 1 號(hào)地址 ,以此類推至第 256個(gè)數(shù)組元素的下標(biāo) ,即 11111111 號(hào)存貯器地址。其中輸出的 PC 是 8BitS 寬的，因此 PC 模塊可以尋 址獨(dú)立的 256 個(gè)單元。另一種方案是在微處理器內(nèi)部創(chuàng)建一條總線，并且在各個(gè)部件之間使用總線傳數(shù)據(jù)。數(shù)據(jù)通路和控制通路這兩大部分又可以細(xì)化為更小的模塊，ALU 模塊（算術(shù)邏輯單元）、 PC_RAM 模塊（程序存儲(chǔ)器）和 IR（指令寄存器）、TRAM（寄存器堆）屬于數(shù)據(jù)通路部分 ， ALU 內(nèi)部又包含更小的模塊（加、減、與、或、移位模塊）；控制模塊屬于控制通路部分， 其中控制模塊又由 FSM（狀態(tài)機(jī)）和 CONTROL（ 控制器）構(gòu)成。取指單元的第一個(gè)模 塊是程序計(jì)數(shù)器 (PC)， PC 中是下條要執(zhí)行的指令的地址，它是指向程序存儲(chǔ)器單元 (PROM)來(lái)尋址指令的。 在設(shè)計(jì)微處理器的功能模塊之前，需要決定如何邏輯實(shí)現(xiàn)和處理器鎖存數(shù)據(jù)。 CPU 的外部引腳規(guī)劃 從 CPU 外部看整個(gè)輸入輸出如圖 25 圖 25 CPU 外部引腳信號(hào) 該 CPU 有 5 個(gè)輸入引腳， 1 個(gè)結(jié)果輸出端口以及一個(gè)運(yùn)算溢出信號(hào)。 程序計(jì)數(shù)器與流水線 程序計(jì)數(shù)器（ PC）是程序中尋址取得指令的特殊單元。在取指階段，指令機(jī)器碼被取到指令寄存器，控制單元通過(guò)譯碼知道這是個(gè)什么樣的指令，需要執(zhí)行什 么樣的操作，需要什么操作數(shù)；在執(zhí)行階段當(dāng)前指令以及 取指完畢， 上一條 指令被執(zhí)行。對(duì)兩個(gè)寄存器的指令， d 選擇目的寄存器， :r 選擇源寄存器， 4 位可以尋址 16 個(gè)寄存器，這種指令格式包括 ADD， SUB， AND， OR。 指令系統(tǒng) 本文設(shè)計(jì)的微控制器采用兩級(jí)流水 線 、指令長(zhǎng)固定、指令密度適中、控制單元簡(jiǎn)單的類似 RISC指令集，本文自定義指令集，該指令集僅有 20條指令，尋址方式簡(jiǎn)單。結(jié)構(gòu)如圖 23 所示。 將 CPU 的功能進(jìn)一步細(xì)化，可以概括如下。驗(yàn)證 CPU 的部分功能。各章節(jié)內(nèi)容安排如下 : 第一章 緒論。 CISC 體系結(jié)構(gòu)幾乎沒(méi)有考慮流水線的因素，使得指令執(zhí)行起來(lái)耗時(shí)而且尋址復(fù)雜。 VHDL的可移植性源于它是一種標(biāo)準(zhǔn)化得硬件語(yǔ)言，因此同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持。 課題研究方法及技術(shù)背景 研究方法 本課題使用硬件描述語(yǔ)言 VHDL采用自頂向下的設(shè)計(jì)方法設(shè)計(jì)一個(gè)滿足要求山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 2 的 8位 CPU內(nèi)核及外部接口，使 用 EDA軟件 QUARTUSII軟件完 成編碼、仿真驗(yàn)證。隨著百萬(wàn)門(mén)級(jí)的 FPGA芯片、功能復(fù)雜的 IP核、可重構(gòu)的嵌入式處理器核以及各種強(qiáng)大 EDA的開(kāi)發(fā)工具的迅速發(fā)展，使得設(shè)計(jì)者在 EDA工具的幫助下完成整個(gè)系統(tǒng)從行為算法級(jí)到物理結(jié)構(gòu)級(jí)的全部設(shè)計(jì)，并最終將一個(gè)電子系統(tǒng)集成到一片 FPGA中，即SOPC。 關(guān) 鍵 字： FPGA，微處理器， VHDL ABSTRACT III ABSTRACT A microprocessor on FPGA is realized by using structured programming. This microprocessor core is divided into several different function modules which are designed using VHDL. The microprocessor consists of controller, arithmetic unit and registers. It realizes the instruction control, operation control, time sequence control and data processing functions. The direct addressing mode is adopted. The various operations for 4bit operand can be achieved. Its instruction length is 16 bit. The design is simulated by using QUARTUSII, and the results show that the main functions of a microprocessor are achieved. Key Words: FPGA, CPU, VHDL 目錄 目 錄 摘 要 ........................................................................................................................... II ABSTRACT .................................................................................................................... III 第 1 章 緒論 .................................................................................................................... 1 背景 ................................................................................................................... 1 微處理器的概況 .................................................................................................. 1 課題研究方法及技術(shù)背景 .................................................................................... 1 研究方法 ................................................................................................... 1 技術(shù)背景 ................................................................................................... 2 課題工作內(nèi)容 ..................................................................................................... 3 第二章 微處理器體系結(jié)構(gòu) ............................................................................................... 4 CPU 的功能和構(gòu)成 ............................................................................................... 4 指令系統(tǒng)分析 ..................................................................................................... 5 RISC 與總線結(jié)構(gòu) ........................................................................................ 5 指令系統(tǒng) ................................................................................................... 6 指令時(shí)序分析 ..................................................................................................... 8 RISC 與流水線 ........................................................................................... 8 程序計(jì)數(shù)器與流水線 ................................................................................. 8 CPU 整體結(jié)構(gòu)即設(shè)計(jì)思想 ..................................................................................... 9 CPU 的外部引腳規(guī)劃 ................................................................................. 9 CPU 的整體框圖 ....................................................................................... 10 CPU 結(jié)構(gòu)的層次劃分 ................................................................................ 11 第三章 CPU 數(shù)據(jù)通路設(shè)計(jì) ............................................................................................. 12 程序計(jì)數(shù)器模塊 PC ........................................................................................... 12 程序存儲(chǔ)器 PC_RAM.......................................................................................... 13 指令寄存器模塊 ......................................................................................