【正文】 右邊的一個跳線端子用于功放的電源管理。 圖 312所示為 NET網(wǎng)絡(luò)接口模塊與 FPGA的電路連 接框圖。 USB 設(shè)備接口 采用 PDIUSBD12 器件，它 通常用作微控制器系統(tǒng)中實現(xiàn)與微控制器進(jìn)行通信的高速通用并行接口。其電路與作用與核心板是的 COM接口一致。 系統(tǒng)板上的按鍵輸入模塊與核心板上的用戶自定義按鍵模塊的電路基本致。表 32為 LED燈與 FPGA的 IO管腳配置表。 圖 33 128*64LCD 與 FPGA 連接框圖 33 信號名稱 FPGA I/O 名稱 核心板接口管腳號 功能 說明 LCD_DATA[0] Pin_A5 JP3_19 Data Input/Outputs LCD_DATA[1] Pin_B6 JP3_21 LCD_DATA[2] Pin_A6 JP3_23 LCD_DATA[3] Pin_B7 JP3_25 LCD_DATA[4] Pin_A7 JP3_27 LCD_DATA[5] Pin_B8 JP3_29 LCD_DATA[6] Pin_A8 JP3_31 LCD_DATA[7] Pin_B9 JP3_33 LCD_CD Pin_B5 JP3_17 LCD_CS Pin_A4 JP3_15 Chip Enable LCD_FS Pin_A9 JP3_35 LCD_RD Pin_B4 JP3_13 Read Enable LCD_WR Pin_A3 JP3_11 Write Enable 表 31 TFT 液晶顯示模塊與 FPGA 管腳配置表 說明： 核心板接口管腳號指的是核心板與系統(tǒng)相連接的接插件對應(yīng)的管腳的位置。關(guān)于此液晶模塊使用的詳細(xì)內(nèi)容請閱讀相關(guān)的數(shù)據(jù)資料。 ? 8 個用戶自定義按鍵輸出。 ? 基于 SPI 或 IIC 接口的音頻 CODEC 模塊。 JP JP JP3 的引腳定義如圖 217 所示， JP JP JP3 其引腳與 FPGA 的IO 接口的對應(yīng)關(guān)系如表 21 21 216 所示： 圖 217 JP1JP3 所使用的接插件及其引腳定義 25 JP1引腳 EP2C35 管腳 說明 JP1 引腳 EP2C35 管腳 說明 1 / VCC(5V) 26 Pin_L8 FPGA_IO 2 / VCC(5V) 27 Pin_M5 FPGA_IO 3 / VCC(5V) 28 Pin_M6 FPGA_IO 4 / VCC(5V) 29 Pin_N3 FPGA_IO 5 / GND 30 Pin_N4 FPGA_IO 6 / GND 31 Pin_N6 FPGA_IO 7 / GND 32 Pin_P3 FPGA_IO 8 Pin_B3 FPGA_IO 33 Pin_P5 FPGA_IO 9 Pin_D3 FPGA_IO 34 Pin_P6 FPGA_IO 10 Pin_D4 FPGA_IO 35 Pin_P19 FPGA_IO 11 Pin_D5 FPGA_IO 36 Pin_P4 FPGA_IO 12 Pin_E3 FPGA_IO 37 Pin_R6 FPGA_IO 13 Pin_E4 FPGA_IO 38 Pin_R7 FPGA_IO 14 Pin_F3 FPGA_IO 39 Pin_R8 FPGA_IO 15 Pin_F4 FPGA_IO 40 Pin_J3 FPGA_IO 16 Pin_G3 FPGA_IO 41 Pin_W18 FPGA_IO 17 Pin_G5 FPGA_IO 42 Pin_R11 FPGA_IO 18 Pin_G6 FPGA_IO 43 Pin_R4 FPGA_IO 19 Pin_G7 FPGA_IO 44 Pin_J6 FPGA_IO 20 Pin_H3 FPGA_IO 45 Pin_R14 FPGA_IO 21 Pin_L2 CLK1 46 Pin_R15 FPGA_IO 22 Pin_H4 FPGA_IO 47 Pin_R16 FPGA_IO 23 Pin_H5 FPGA_IO 48 Pin_U8 FPGA_IO 24 Pin_H6 FPGA_IO 49 Pin_U9 FPGA_IO 25 Pin_J4 FPGA_IO 50 Pin_U10 FPGA_IO 表 214 JP1與 FPGA IO接口對應(yīng)表 26 JP2引腳 EP2C35 管腳 說明 JP2 引腳 EP2C35 管腳 說明 1 Pin_C19 FPGA_IO 26 Pin_M18 FPGA_IO 2 Pin_G11 FPGA_IO 27 Pin_L19 FPGA_IO 3 Pin_C20 FPGA_IO 28 Pin_P15 FPGA_IO 4 Pin_H21 FPGA_IO 29 Pin_M19 FPGA_IO 5 Pin_D19 FPGA_IO 30 Pin_P17 FPGA_IO 6 Pin_M15 FPGA_IO 31 Pin_R19 FPGA_IO 7 Pin_D20 FPGA_IO 32 Pin_P18 FPGA_IO 8 Pin_G16 FPGA_IO 33 Pin_U19 FPGA_IO 9 Pin_E19 FPGA_IO 34 Pin_R17 FPGA_IO 10 Pin_G17 FPGA_IO 35 Pin_U20 FPGA_IO 11 Pin_E20 FPGA_IO 36 Pin_R18 FPGA_IO 12 Pin_H16 FPGA_IO 37 Pin_M22 CLK2 13 Pin_E18 FPGA_IO 38 Pin_M21 CLK3 14 Pin_H17 FPGA_IO 39 Pin_V19 FPGA_IO 15 Pin_F20 FPGA_IO 40 Pin_T18 FPGA_IO 16 Pin_H18 FPGA_IO 41 Pin_V20 FPGA_IO 17 Pin_G18 FPGA_IO 42 Pin_U18 FPGA_IO 18 Pin_J15 FPGA_IO 43 Pin_W20 FPGA_IO 19 Pin_H19 FPGA_IO 44 Pin_U15 FPGA_IO 20 Pin_J17 FPGA_IO 45 Pin_Y20 FPGA_IO 21 Pin_J19 FPGA_IO 46 Pin_V14 FPGA_IO 22 Pin_J18 FPGA_IO 47 Pin_Y19 FPGA_IO 23 Pin_J20 FPGA_IO 48 Pin_V15 FPGA_IO 24 Pin_L18 FPGA_IO 49 Pin_Y18 FPGA_IO 25 Pin_K20 FPGA_IO 50 Pin_Y17 FPGA_IO 表 215 JP2與 FPGA IO接口對應(yīng)表 27 JP3引腳 EP2C35 管腳 說明 JP3 引腳 EP2C35 管腳 說明 1 / VCC(5V) 27 Pin_A7 FPGA_IO 2 / VCC(5V) 28 Pin_C14 FPGA_IO 3 / VCC(5V) 29 Pin_B8 FPGA_IO 4 / VCC(5V) 30 Pin_D15 FPGA_IO 5 / GND 31 Pin_A8 FPGA_IO 6 / GND 32 Pin_D16 FPGA_IO 7 / GND 33 Pin_B9 FPGA_IO 8 / GND 34 Pin_C16 FPGA_IO 9 Pin_D6 FPGA_IO 35 Pin_A9 FPGA_IO 10 Pin_D7 FPGA_IO 36 Pin_C17 FPGA_IO 11 Pin_A3 FPGA_IO 37 Pin_B10 FPGA_IO 12 Pin_C7 FPGA_IO 38 Pin_C18 FPGA_IO 13 Pin_B4 FPGA_IO 39 Pin_A10 FPGA_IO 14 Pin_D8 FPGA_IO 40 Pin_E7 FPGA_IO 15 Pin_A4 FPGA_IO 41 Pin_B11 FPGA_IO 16 Pin_D9 FPGA_IO 42 Pin_E8 FPGA_IO 17 Pin_B5 FPGA_IO 43 Pin_A11 FPGA_IO 18 Pin_C9 FPGA_IO 44 Pin_E9 FPGA_IO 19 Pin_A5 FPGA_IO 45 Pin_B13 FPGA_IO 20 Pin_C10 FPGA_IO 46 Pin_E11 FPGA_IO 21 Pin_B6 FPGA_IO 47 Pin_A13 FPGA_IO 22 Pin_D11 FPGA_IO 48 Pin_E14 FPGA_IO 23 Pin_A6 FPGA_IO 49 Pin_B14 FPGA_IO 24 Pin_C13 FPGA_IO 50 Pin_E15 FPGA_IO 25 Pin_B7 FPGA_IO 51 Pin_A14 FPGA_IO 26 Pin_D14 FPGA_IO 52 Pin_F8 FPGA_IO 28 JP3引腳 EP1C12 管腳 說明 JP3 引腳 EP1C12 管腳 說明 53 Pin_B15 FPGA_IO 67 Pin_A18 FPGA_IO 54 Pin_F9 FPGA_IO 68 Pin_H7 FPGA_IO 55 Pin_A15 FPGA_IO 69 Pin_B19 FPGA_IO 56 Pin_F10 FPGA_IO 70 Pin_L7 FPGA_IO 57 Pin_B16 FPGA_IO 71 Pin_A19 FPGA_IO 58 Pin_F11 FPGA_IO 72 Pin_M8 FPGA_IO 59 Pin_A16 FPGA_IO 73 Pin_B20 FPGA_IO 60 Pin_F12 FPGA_IO 74 Pin_M7 FPGA_IO 61 Pin_B17 FPGA_IO 75 Pin_A20 FPGA_IO 62 Pin_F13 FPGA_IO 76 Pin_H11 FPGA_IO 63 Pin_A17 FPGA_IO 77 Pin_M16 FPGA_IO 64 Pin_F14 FPGA_IO 78 Pin_K17 FPGA_IO 65 Pin_B18 FPGA_IO 79 Pin_H15 FPGA_IO 66 Pin_F15 FPGA_IO 80 Pin_H14 FPGA_IO 表 216 JP3與 FPGA IO接口對應(yīng)表 29 第三節(jié) EDA/SOPC 系統(tǒng)板功能概述 本節(jié)將針對 FPGA創(chuàng)新實驗開發(fā)平臺上的 EDA/SOPC 系統(tǒng)板上的各模塊進(jìn)行說明 。為了保證系統(tǒng)能夠穩(wěn)定工作，電源適配器功率最好在 5V/1A 以上。與 FPGA 的管腳配置如表 212 所示。 20 用戶自定義 LED 為了方便開發(fā)人員進(jìn)行簡單直觀的信號觀察，開發(fā)板上提供了四個用戶自定義 LED。 圖 28 SDRAM 與 FPGA 連接框圖 信號名稱 對應(yīng) FPGA 管腳名稱 功能 說明 SDRAM_ADDR[0] Pin_W2 SDRAM 地址總線 SDRAM_ADDR[1] Pin_W1 SDRAM_ADDR[2] Pin_V2 SDRAM_ADDR[3] Pin_V1 17 SDRAM_ADDR[4] Pin_W5 SDRAM_ADDR[5] Pin_T5 SDRAM_ADDR[6] Pin_R5 SDRAM_ADDR[7] Pin_T3 SDRAM_ADDR[8] Pin_U3 SDRAM_ADDR[9] Pin_V4 SDRAM_ADDR[10] Pin_Y1 SDRAM_ADDR[11] Pin_W3 SDRAM_ADDR[12] Pin_W4 SDRAM_DATA[0] Pin_H1 SRAM 數(shù)據(jù)總線 SDRAM_DATA[1] Pin_H2 SDRAM_DATA[2] Pin_J1 SDRAM_DATA[3] Pin_J2 SDRAM_DATA[4] Pin_N1 SDRAM_DATA[5] Pin_N2 SDRAM_DATA[6] Pin_P1 SDRAM_DATA[7] Pin_P2 SDRAM_DATA[8] Pin_F1 SDRAM_DATA[9] Pin_F2 SDRAM_DATA[10] Pin_E1 SDRAM_DATA[11] Pin_E2 SDRAM_DATA[12] Pin_D1 SDRAM_DATA[13] Pin_D2 SDRAM_DATA[14] Pin_C1 SDRAM_DATA[15] Pin_C2 SDRAM_BA0 Pin_U2 SDRAM_BA1 Pin_Y2 SDRAM_M0 Pin_R1 SDRAM_M1 Pin_Y4 SDRAM_CS Pin_U1 SDRAM_WE Pin_R2 18 SDRAM_CLK Pin_U4