【正文】 4 Mbits 的 EPCS4 配置芯片 1 Mbytes SRAM （ 256K 32bit） 8 Mbytes NOR Flash ROM 32Mbytes SDRAM 64M bytes NAND Flash 4 個(gè)用戶自定義按鍵輸入 4 個(gè)用戶自定義 LED 顯示 1 個(gè)七段碼 LED 數(shù)碼管顯示 標(biāo)準(zhǔn) AS 編程接口和 JTAG 調(diào)試接口 50MHz 高精度時(shí)鐘源 三個(gè)間距 標(biāo)準(zhǔn)擴(kuò)展接口供用戶自由擴(kuò)展 系統(tǒng)上電復(fù)位電路 電源管理模塊，輸出功率、電壓穩(wěn)定的電源 支持 +5V 直接輸入 核心板 系統(tǒng)功能 NIOSII－ EP2C35 核心 板是在經(jīng)過長(zhǎng)期用戶需求考察后，結(jié)合目前市面上以及實(shí)際應(yīng)用需要，同時(shí)兼顧入門學(xué)生以及資深開發(fā)工程師的應(yīng)用需求而研發(fā)的。 Byte(字節(jié) ) 字節(jié)是由 8個(gè)位所組成，可代表一個(gè)字符 (A~Z)、數(shù)字(0~9)、或符號(hào) (,.?!%amp。 附錄一：核心板上 FPGA 與開發(fā)平臺(tái)系統(tǒng)各模塊之間的管腳分配說明。 如何使用該手冊(cè) 下面列出本手冊(cè)每個(gè)章節(jié)的主題： 第一節(jié)：指導(dǎo)您如何使用本手冊(cè) 。 FPGA 創(chuàng)新實(shí)驗(yàn)平臺(tái) 是根據(jù)現(xiàn)代電子發(fā)展的方向，集 EDA和 SOPC系統(tǒng)開發(fā)為一體的綜合性實(shí)驗(yàn)開發(fā)系統(tǒng)，除了滿足高校專、本科生和研究生的 SOPC教學(xué)實(shí)驗(yàn)開發(fā)之外，也是電子設(shè)計(jì)和電子項(xiàng)目開發(fā)的理想工具。為了更好的使用本開發(fā)平臺(tái)，請(qǐng)?jiān)谑褂弥皠?wù)必仔細(xì)閱讀本手冊(cè)。該平臺(tái)由 NIOSII－ EP2C35 核心板 、EDA/SOPC系統(tǒng) 板 組成，每個(gè) 子 板卡 上的模塊 的說明將在后面的章節(jié)中做詳細(xì)說明。 附錄 一： 核心板上 FPGA 與 板上 模塊之間的管腳分配說明 。 bit 和 byte Bit(位 ) 二進(jìn)制數(shù)系統(tǒng)中，每個(gè) 0或 1就是一個(gè)位 (bit)，位是內(nèi)存的最小單位。 聯(lián)系我們 感謝您選擇了 這款 FPGA 創(chuàng)新實(shí)驗(yàn)平臺(tái) ，也請(qǐng)您把 對(duì)本平臺(tái)和本手冊(cè)的意見和建議告訴我們。板上提供了大容量的 SRAM、 SDRAM、 Nor Flash 和 Nand Flash； 50M 高速可靠的時(shí)鐘以及常用的用戶自定義按鍵和 LED 接口以及七段數(shù)碼管等顯 示。 CycloneII EP2C35 FPGA 核心板上采用的 FPGA 是 Altera CycloneII EP2C35F484C8，這款 FPGA 的資源特性如下。行用英文字母表示，列用數(shù)字 來表示，通過行列的組合來確 圖 23 BGA 封裝 定是哪一個(gè)管腳。 8 圖 24 開發(fā)板上的 JTAG 調(diào)試插座 JTAG 插座 信號(hào) 定義 1 TCK 2 GND 3 TDO 4 Vcc() 5 TMS 6 / 7 / 8 / 9 TDI 10 GND 表 22 JTAG 插座信號(hào)定義 注： ‘ /’表示該插針沒有任何信號(hào)?；谧畲笮实奶厥庠O(shè)計(jì)，串行配置器件在最低成本的同時(shí)提供了一系列先進(jìn)的性能。 SRAM 核心板的 SRAM 由兩片 2 片 靜態(tài) RAM IDT71V416 組成容量為256K 32bits 的存儲(chǔ)空間。 圖 25 SRAM 與 FPGA 連接框圖 信號(hào)名稱 對(duì)應(yīng) FPGA 管腳名稱 功能 說明 SRAM_ADDR[0] Pin_AA11 SRAM 地址總線 SRAM_ADDR[1] Pin_AB11 SRAM_ADDR[2] Pin_AA10 SRAM_ADDR[3] Pin_AB10 SRAM_ADDR[4] Pin_AA9 SRAM_ADDR[5] Pin_AB9 SRAM_ADDR[6] Pin_AB7 SRAM_ADDR[7] Pin_AA6 SRAM_ADDR[8] Pin_AA18 SRAM_ADDR[9] Pin_AB6 SRAM_ADDR[10] Pin_AA5 11 SRAM_ADDR[11] Pin_AB5 SRAM_ADDR[12] Pin_AA4 SRAM_ADDR[13] Pin_AB4 SRAM_ADDR[14] Pin_AA3 SRAM_ADDR[15] Pin_AB20 SRAM_ADDR[16] Pin_AA8 SRAM_ADDR[17] Pin_AB19 SRAM_DATA[0] Pin_AB14 SRAM 數(shù)據(jù)總線 SRAM_DATA[1] Pin_AA14 SRAM_DATA[2] Pin_AB15 SRAM_DATA[3] Pin_AA15 SRAM_DATA[4] Pin_AA16 SRAM_DATA[5] Pin_AB17 SRAM_DATA[6] Pin_AA17 SRAM_DATA[7] Pin_AB18 SRAM_DATA[8] Pin_Y21 SRAM_DATA[9] Pin_Y22 SRAM_DATA[10] Pin_W21 SRAM_DATA[11] Pin_W22 SRAM_DATA[12] Pin_V21 SRAM_DATA[13] Pin_V22 SRAM_DATA[14] Pin_U21 SRAM_DATA[15] Pin_U22 SRAM_DATA[16] Pin_R21 SRAM_DATA[17] Pin_R22 SRAM_DATA[18] Pin_R20 SRAM_DATA[19] Pin_N21 SRAM_DATA[20] Pin_N22 SRAM_DATA[21] Pin_K22 SRAM_DATA[22] Pin_K21 SRAM_DATA[23] Pin_J22 12 SRAM_DATA[24] Pin_J21 SRAM_DATA[25] Pin_G20 SRAM_DATA[26] Pin_G22 SRAM_DATA[27] Pin_G21 SRAM_DATA[28] Pin_F22 SRAM_DATA[29] Pin_F21 SRAM_DATA[30] Pin_E22 SRAM_DATA[31] Pin_E21 SRAM_BE[0] Pin_T21 SRAM 數(shù)據(jù)選擇 SRAM_BE[1] Pin_T22 SRAM_BE[2] Pin_C22 SRAM_BE[3] Pin_D21 SRAM_CS Pin_AA20 SRAM 片選信號(hào) SRAM_RD Pin_D22 SRAM 讀信號(hào) SRAM_WR Pin_C21 SRAM 寫信號(hào) 表 25 SRAM 與 FPGA 管腳配置表 Nor Flash 核心板上提供了 1 片容量為 8Mbytes（ 8M 8bits） NOR Flash 存儲(chǔ)器 —AM29LV065D，在 FPGA 器件上實(shí)現(xiàn)的 NIOS/NOISII 嵌入式處理器可以使用FLASH 存儲(chǔ)器作為通用只讀存儲(chǔ)器和非易失性存儲(chǔ)器，用戶可以將基于NIOS/NIOSII 處理器的應(yīng)用程序通過編程器寫入到該 FLASH 中，在程序運(yùn)行前，將 FLASH 中的代碼復(fù)制到其它速度更快的易失性存儲(chǔ)器中（如 SRAM、 SDRAM等），然后運(yùn)行。具體的芯片有關(guān)參數(shù) 請(qǐng)讀者參照其數(shù)據(jù)手冊(cè)。 信號(hào)名稱 對(duì)應(yīng) FPGA 管腳名稱 功能 說明 NOR_FLASH_ADDR[0] Pin_AA12 Nor Flash 地址總線 NOR_FLASH_ADDR[1] Pin_AB12 NOR_FLASH_ADDR[2] Pin_AA11 NOR_FLASH_ADDR[3] Pin_AB11 NOR_FLASH_ADDR[4] Pin_AA10 NOR_FLASH_ADDR[5] Pin_AB10 NOR_FLASH_ADDR[6] Pin_AA9 NOR_FLASH_ADDR[7] Pin_AB9 NOR_FLASH_ADDR[8] Pin_AB7 NOR_FLASH_ADDR[9] Pin_AA6 NOR_FLASH_ADDR[10] Pin_AA18 NOR_FLASH_ADDR[11] Pin_AB6 NOR_FLASH_ADDR[12] Pin_AA5 NOR_FLASH_ADDR[13] Pin_AB5 NOR_FLASH_ADDR[14] Pin_AA4 14 NOR_FLASH_ADDR[15] Pin_AB4 NOR_FLASH_ADDR[16] Pin_AA3 NOR_FLASH_ADDR[17] Pin_AB20 NOR_FLASH_ADDR[18] Pin_AA8 NOR_FLASH_ADDR[19] Pin_AB19 NOR_FLASH_ADDR[20] Pin_AA19 NOR_FLASH_ADDR[21] Pin_AB16 NOR_FLASH_ADDR[22] Pin_AB3 NOR_FLASH_DATA[0] Pin_AB14 Nor Flash 數(shù)據(jù)總線 NOR_FLASH_DATA[1] Pin_AA14 NOR_FLASH_DATA[2] Pin_AB15 NOR_FLASH_DATA[3] Pin_AA15 NOR_FLASH_DATA[4] Pin_AA16 NOR_FLASH_DATA[5] Pin_AB17 NOR_FLASH_DATA[6] Pin_AA17 NOR_FLASH_DATA[7] Pin_AB18 NOR_FLASH _CS Pin_AB13 片選信號(hào) NOR_FLASH _RD Pin_AA13 讀信號(hào) NOR_FLASH _WE Pin_AA7 寫信號(hào) 表 26 Nor Flash 與 FPGA 管腳配置表 Nand Flash 為了滿足能夠在嵌入式 RTOS 中有足夠的空間創(chuàng)建文件系統(tǒng)或滿足開發(fā)人員存儲(chǔ)海量數(shù)據(jù)的需求， EP2C35 核心板上除了提供 8Mbytes NOR Flash 外，還有一片具有 64Mbytes 容量的 NAND Flash—— K9F1208U0M。 15 圖 27 Nand Flash 與 FPGA 連接框圖 信號(hào)名稱 對(duì)應(yīng) FPGA 管腳名稱 功能 說明 NANDF_DATA[0] Pin_W16 Data Input/Outputs NANDF_DATA[1] Pin_Y16 NANDF_DATA[2] Pin_W15 NANDF_DATA[3] Pin_W14 NANDF_DATA[4] Pin_Y14 NANDF_DATA[5] Pin_Y13 NANDF_DATA[6] Pin_Y10 NANDF_DATA[7] Pin_W9 NANDF_CLE Pin_Y7 Command Latch Enable NANDF_ALE Pin_W7 Address Latch Enable NANDF_R/B Pin_AB8 Ready/Busy output NANDF_CS Pin_Y6 Chip Enable NANDF_RD Pin_Y5 Read Enable NANDF_WE Pin_W8 Write Enable NANDF_WP Pin_Y9 表 27 Nand Flash 與 FPGA 管腳配置表 16 SDRAM EP2C35 核心板上使用的 SDRAM 為 HY57V561620BT6，該芯片最高可工作在 166MHz 主頻上，由 4 個(gè) 4M 16bits 的 Bank 組成，共有 32Mbytes 的容量，即16M 16bits。 圖 28 SDRAM 與 FPGA 連接框圖 信號(hào)名稱 對(duì)應(yīng) FPGA 管腳名稱 功能 說明 SDRAM_ADDR[0] Pin_W2 SDRAM 地址總線 SDRAM_ADDR[1] Pin_W1 SDRAM_ADDR[2] Pin_V2 SDRAM_ADDR[3] Pin_V1 17 SDRAM_ADDR[4] Pin_W5 SDRAM_ADDR[5] Pin_T5 SDRAM_ADDR[6] Pin_R5 SDRAM_ADDR[7] Pin_T3 SDRAM_ADDR[8] Pin_U3 SDRAM_ADDR[9] Pin_V4 SDRAM_ADDR[10] Pin_Y1 SDRAM_ADDR[11] Pin_W3 SDRAM_ADDR[12] Pin_W4 SDRAM_DATA[0] Pin_H1 SRAM 數(shù)據(jù)總線 SDRAM_DATA[1] Pin_H2 SDRAM_DATA[2] Pin_J1 SDRAM_DATA[3] Pin_J2 SDRAM_DATA[4] Pin_N1 SDRAM_DATA[5] Pin_N2 SDRAM_DATA[6] Pin_P1 SDRAM_DATA[7] Pin_P2 SDRAM_DATA[8] Pin_F1 SDRAM_DATA[9] Pin_F2 SDRAM_DATA[10] Pin_E1 SDRAM_DATA[11] Pin_E2 SDRAM_DATA[12] Pin_D