【正文】 感謝本文所引用文獻(xiàn)的作者，如果沒有他們的工作做鋪墊，我的課題是無法開展的。從本文描述的出租車計(jì)費(fèi)系統(tǒng)可以看出，通過編程、下載后，該芯片已經(jīng)具備了原來需要使用復(fù)雜的數(shù)字電路實(shí)現(xiàn)的功能；這樣，使用語言描述的形式，大大縮短了開發(fā)周期，減少了開發(fā)難度，并使得系統(tǒng)更加靈活、穩(wěn)健。(4)一個(gè)功能模塊最好按上升沿信號分多個(gè)進(jìn)程完成，各進(jìn)程間用信號聯(lián)系。第五章 總程序的設(shè)計(jì)及其實(shí)現(xiàn)的結(jié)果上圖為帶譯碼器的電路，下圖為不帶譯碼器的電路。 when 0111 =dout0=0001111。end case。 when 0011 =dout1=0000110。use 。 END IF。 THEN FY1:=FY1。 ELSE FY1:=bcd_add8(LC,LC)。 FY1:=bcd_add8(FY1,LC)。039。 DDJFBZ:IN STD_LOGIC。use 。 end if。039。)。PACKAGE PACKEXP1 IS FUNCTION bcd_add8(AIN,BIN : in std_logic_vector) RETURN std_logic_vector。 END PROCESS。 end entity LCJFBZ。LC(3 DOWNTO 0)=Q0。 ELSIF Q0=9 THEN Q1=Q1+1。Q0=0000。entity JC is port(clks,SS,WR:in std_logic。END ONE。 IF(Q10 OR Q03) THEN DDJFBZ=39。 AND CLK39。 THEN Q1:=0000。ENTITY DDZT IS PORT(CLK,SS:IN STD_LOGIC。 END IF。ARCHITECTURE TWO OF BZ IS BEGIN PROCESS(AJ) VARIABLE CNT:STD_LOGIC_VECTOR(9 DOWNTO 0)。END ONE。139。END PULSE。黑夜收費(fèi)標(biāo)準(zhǔn)：，超過3公里按4元/公里，車暫停超過三分鐘按1元/分鐘計(jì)算。第四章 計(jì)費(fèi)系統(tǒng)的VHDL設(shè)計(jì)在本設(shè)計(jì)中采用的是自頂向下的設(shè)計(jì)方法，首先從系統(tǒng)功能設(shè)計(jì)開始，將抽象的高層設(shè)計(jì)自頂向下逐級細(xì)化，直到與所用可編程邏輯器件相對應(yīng)的邏輯描述。SS:開始、停止開關(guān)。下圖為由555定時(shí)器所構(gòu)成的多諧振蕩器，該電路可以用于脈沖輸出、音響告警、家電控制、電子玩具、檢測儀器、電源變換、定時(shí)器等。黑夜收費(fèi)標(biāo)準(zhǔn)：，超過3公里按4元/公里，車暫停超過三分鐘按1元/分鐘計(jì)算。 軟件方案設(shè)計(jì)以下為軟件結(jié)構(gòu)簡圖：輸入信號分頻器里程計(jì)數(shù)模塊車費(fèi)計(jì)數(shù)模塊車行駛狀態(tài) 譯碼模塊各模塊的功能：1）由555觸發(fā)電路產(chǎn)生時(shí)鐘信號并輸入。動(dòng)態(tài)顯示電路：采用的是數(shù)碼管來實(shí)現(xiàn)功能的輸出。黑夜收費(fèi)標(biāo)準(zhǔn)：，超過3公里按4元/公里，車暫停超過三分鐘按1元/分鐘計(jì)算。引腳鎖定后再編譯。（6） 仿真這時(shí)可以進(jìn)行仿真，首先要建立波形文件，點(diǎn)“FileNew”，出現(xiàn)如下窗口：選擇“Other Files”最下面的“Vector waveform File”點(diǎn)“OK”。（2） 保存VHDL文件，文件取名要與程序?qū)嶓w名要一致。第三層次是邏輯綜合。所謂行為描述，實(shí)質(zhì)上就是對整個(gè)系統(tǒng)的數(shù)學(xué)模型的描述。 硬件描述語言VHDL VHDL簡介ＶＨＤＬ是一種全方位的硬件描述語言，包括系統(tǒng)行為級。日本、韓國都有ASIC設(shè)計(jì)工具，但不對外開放 。80年代為計(jì)算機(jī)輔助工程(CAE)階段。本論文共分5章和2個(gè)附錄，第1章介紹了EDA與QuartusII開發(fā)系統(tǒng)。With the rapid development of EDA technology, electronic system design techniques and tools have been profound changes in largescale programmable logic device CPLD / FPGA emergence of designers to bring a lot of convenience. Use it for product development, not only low cost, short cycle, high reliability and full intellectual property rights. Design using VHDL language taxi billing system, billing, as well as to achieve the preset and simulated vehicle to start, stop, pause and other functions, and circuit design of dynamic scan showed that the number of fare, highlighted as a hardware description language can be a good Reading, the portability and readability advantages. By downloading the program to a specific chip, the taxi can be applied to the actual billing system. Based on FPGA development system, in the Quartus II software platform, automatic billing taxi pleted the circuit design and hardware implementation. First of all, the paper introduced the Quartus II the basic use of software and hardware description language FPGA features, the use of VHDL hardware description language description of the taxi circuit automatic billing, plete function simulation of the circuit. In the design process, focus on the taxi automatic billing and circuit design divided into functional modules. Then, a preliminary study of the principles of integrated circuit logic, the software automatically billing for a taxi to the logic integrated circuit. Finally, the use of experimental development of EDA system to download and verify the circuit. Validation results show that the automatic billing taxi designed to plete the desired circuit function. 首先，論文介紹了Quartus II ，采用VHDL 硬件描述語言描述出租車自動(dòng)計(jì)費(fèi)電路，完成對電路的功能仿真。利用VHDL語言設(shè)計(jì)出租車計(jì)費(fèi)系統(tǒng)，使其實(shí)現(xiàn)計(jì)費(fèi)以及預(yù)置和模擬汽車啟動(dòng)、停止、暫停等功能，并設(shè)計(jì)動(dòng)態(tài)掃描電路顯示車費(fèi)數(shù)目，突出了其作為硬件描述語言的良好的可讀性、可移植性和易讀性等優(yōu)點(diǎn)。進(jìn)一步了解了計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)，使自己對EDA技術(shù)的學(xué)習(xí)更深入，學(xué)會用VHDL語言去控制將會使我們對本專業(yè)知識可以更好地掌握。第一章 EDA與QuartusII開發(fā)系統(tǒng)簡介 EDA發(fā)展概況電子設(shè)計(jì)技術(shù)的核心就是EDA技術(shù)，EDA是指以計(jì)算機(jī)為工作臺，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子CAD通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作，即IC設(shè)計(jì)、電子電路設(shè)計(jì)和PCB設(shè)計(jì)。為了與臺灣和美國的設(shè)計(jì)工程師形成更有力的競爭，中國的設(shè)計(jì)隊(duì)伍