【正文】 制器高實時性、微型化、高可靠性和低成本的需要，基于 FPGA 的預測控制器能進一步擴大預測控制的應用領域。同時，隨著半導體技術的發(fā)展， FPGA 的成本一直在不斷降低，完全可以滿足系統(tǒng)對低成本的要求。 2) 高集成性及控制器微型化： FPGA 芯片采用芯片級封裝（ CSP），其芯片的體積已經縮小到 mm 級。這種方案實現(xiàn)的系統(tǒng)具有很高的性能，而且開發(fā)周期短，開發(fā)難度相對較小。然而由于采用 FPGA 芯片實現(xiàn)控制器的所有功能，開發(fā)周期長，開發(fā)的難度大。 FPGA 實現(xiàn)預測控制器的優(yōu)勢 作為專用集成電路領域中的一種新型的半定制電路， FPGA 的出現(xiàn)，既解決了專用定制電路（ ASIC）的不足，又克服了原有可編程器件門電路數(shù)有限、無法實現(xiàn)復雜功能的缺點。因此，如何在有限的采樣間隔內快速找到最優(yōu)解，是預測控制算法最困難的環(huán)節(jié)。新的應用領域對控制器提出了新的要求，如高實時性、微型化、高可靠性和低成本等。預測控制已成為在工業(yè)領域中應用的主要先進控制策略，給企業(yè)帶來巨大的效益。正是在這種背景下， Richalet 等人于 20 世紀 70 年代末提出了預測控制。 預測控制的發(fā)展和應用 以狀態(tài)空間法為基礎的現(xiàn)代控制理 論自創(chuàng)立以來，已得到了迅速發(fā)展，特別是在航天、航空領域取得了令人矚目的成就，并且對自動控制技術的發(fā)展起到了積極的推動作用。雖然現(xiàn)有許多技術充分使用 FPGA 芯片，如等離子電視、液晶電視和電腦網絡路由器，但它們在標準臺式機上的應用卻十分有限。 ” 雖然當前市場上銷售的電腦大多數(shù)內核超過一個，可以同時實施不同任務，但傳統(tǒng)多核處理器只能共用一個存儲源，這降低了運算速度。這項研究由英國格拉斯哥大學的韋姆 不過， FPGA 芯片可由用戶安裝到特定電路，它們的功能不是在出廠時 2 就設定好的。如今，美英研究人員開發(fā)的中央處理器 (CPU)將 1000 個內核有效集成于一個芯片上。由于它采用多步預測，滾動優(yōu)化和反饋校正等控制策略，因而控制效果好，魯棒性強，適用于對不易建立精確數(shù)學模型且比較復雜的工業(yè)生產過程進行控制，因此它一出現(xiàn)就受到國內外工程界和控制界的重視，在現(xiàn)代工業(yè)控制中得到了廣泛的應用。Processor arrays。處理器陣列 。包括系統(tǒng)的總體結構設計，基本的處理器單元的設計，遞推求逆算法的處理器陣列設計，輸出預測的處理器陣列設計，控制增量的計算，參數(shù)辨識等。 I 基于 FPGA 的預測控制器 設計 摘 要 預測 控制是隨著自適應控制的研究而發(fā)展起來的一種先進的計算機控制算法， FPGA 具有很強的并行運算能力，運行速度快，采用 FPGA 陣列處理器實現(xiàn)預測控制系統(tǒng) ， 能大幅提高預測控制的在線優(yōu)化速度 。針對基于 FPGA硬件實現(xiàn)的特點介紹了求解預測控制中逆矩陣的遞推算法，設計出了預測控制的處理器陣列結構 .在設計中采用層次化，模塊化的思想，將整個算法劃分成多個功能模塊，畫出了各模塊的流程圖。FPGA。 FPGA。它的問世，一方面是受到了計算機技術發(fā)展的推動，另一方面也來自復雜工業(yè)控制實 踐向高層優(yōu)化控制提出的挑戰(zhàn)。 當前的個人電腦使用雙核、 4 核、 16 核處理器來執(zhí)行各項任務。 研究人員采用了一種名為 “ 現(xiàn)場可編程門陣列 ”( 以下簡稱 “FPGA”) 的芯片，使得微晶片就像都含有數(shù)百萬個晶體管一樣，而晶體管則是任何電路的基本組成部分。在測試中， FPGA 芯片每秒能處理 5GB 的數(shù)據(jù)，處理速度大概相當于當前臺式機的 20 倍。 FPGA 芯片的處理能力強大，由于速度更快，能耗相當?shù)停俏覀兏鼮榄h(huán)保的選擇。在測試中， FPGA芯片每秒能處理 5GB 的數(shù)據(jù)，處理速度大概相當于當前臺式機的 20 倍 范德堡韋德博士說： “ 這只是初期概念驗證研究，我們試圖展示對 FPGA 編程的便捷 方式，令其超高速處理的潛力可以更為廣泛地應用于未來的運算器和電子設備上。 ” 范德堡韋德希望在 20xx 年 3 月應用重構運算國際研討會上詳細介紹他的研究發(fā)現(xiàn)。因此，很多學者開始打破傳統(tǒng)控制思想和體系框架的束縛，試圖面向工業(yè)過程的具體特點，尋找對模型要求低、在線計算方便、綜合效果好的控制算法。 正是由于預測控制具有上述的特點及優(yōu)勢，使其特別適用于控制無法建立精確數(shù)字模型的復雜的現(xiàn)代工業(yè)生產過程，所以它一出現(xiàn)就受到國內外工程界的重視，并在復雜工業(yè)過程中得到成功應用，顯示出強大的生命力，它的應用領域也已擴展到諸如化工 、石油、電力、冶金、機械、國防、輕工等各工業(yè)部門。由于預測控制具有在不確定環(huán)境下進行優(yōu)化控制的共性機理，使其應用也逐漸跨越工業(yè)過程，延伸到航空、機電、環(huán)境、網絡、交通等眾 多領域，已成功應用于航海、航空、道路運輸以及一些微型設備中。由于預測控制的優(yōu)化過程是在有限的采樣時間間隔內反復在線計算求解 5 優(yōu)化問題，這就需要準確快速的優(yōu)化算法，在每個時間間隔內快速準確地求出最優(yōu)解。因此，為滿足新的應用領域的要求，需要尋求新的方法加快預測控制算法的在線求解速度，提高其控制器的實時性。這種方法的優(yōu)點是系統(tǒng)結構比較簡單，運算速度快，實時性高。 Nios II 處理器是可定制的，并且可以通過自定制指令和硬件加速器來提高算法的運算速度，提升系統(tǒng)性能。因此，采用 FPGA 芯片實 現(xiàn) MPC 算法，就能使其在線求解速度得到提高，提高其控制器的實時性。而且 FPGA 在軍事及航空航天領域的廣泛應用證實了其高可靠性。此外，隨著半導體技術的發(fā)展， FPGA 的功耗不斷降低，非常適合于要求低功耗設備的場合。 FPGA 技術 FPGA 是由可配置（或者可編程）邏輯塊組成的數(shù)字集成電路，用戶可根據(jù)功能需求對其進行重新配置，以實現(xiàn)用戶的功能。FPGA 在通信、數(shù)據(jù)處理、儀器、工業(yè)控制、軍事和航空航天等眾多領域得到了廣泛應用；隨著功耗和成本的進一步降低， FPGA 還將進入更多的應用領域。可編程邏輯功能塊是實現(xiàn)用戶功能的基本單元，多個邏輯功能塊通常規(guī)則地排成一個陣列結構，分布于整個芯片；可編程輸入 /輸出塊完成 9 芯片內部邏輯與外部管腳之間的接口，圍繞在邏輯單元陣列四周；可編程內 部互連資源包括各種長度的連線線段和一些可編程連接開關，它們將各個可編程邏輯塊或輸入 /輸出塊連接起來，構成特定功能的電路。圖 為 Xilinx 公司的 FPGA 結構示意圖。為了使 FPGA 有更靈活的應用，目前大多 數(shù) FPGA 的 I/O 單元被設計為可編程模式，即通過軟件的靈活配置，可以適配不同的電氣標準與 I/O 物理特性；可以調整匹配阻抗特性，上下拉電阻；可以調整輸出驅動電流的大小等。 FPGA 內部嵌入 CPU 或 DSP 等處理器，使 FPGA 在一定程度上具備了實現(xiàn)軟硬件聯(lián)合系統(tǒng)的能力， FPGA 正逐步成為 SOPC（ System On Programmable Chip）的高效設計平臺。與專用集成電路 ASIC 相比， FPGA 具有靈活性高、設計周期短、成本低、風險小等優(yōu)勢，因而得到了廣泛應用，各項相關技術也迅速發(fā)展起來，F(xiàn)PGA 目前已 經成為數(shù)字系統(tǒng)設計的重要硬件基礎。 SOPC 技術 可編程片上系統(tǒng)（ System On Programmable Chip， SOPC）是一種特殊的嵌入式系統(tǒng)，是由美國 Altera 公司于 20xx 年最早提出的。目前最常用的嵌入式系統(tǒng)大多采用了含有 ARM 的 32 位 IP 處理器核的器件。在第一種實現(xiàn)方案中，由于硬核是預先植入的，其結構不能改變，功能也相對固定，無法裁減硬件資源，而且此類硬核多來自第三方公司，其知識產權費用導致成本地增加。 HardCopy 就是利用原有的 FPGA 開發(fā)工具，將成功實現(xiàn)于 FPGA 器件上的 SOPC 系統(tǒng)通過特定的技術直接向 ASIC 轉化， 從而克服傳統(tǒng) ASIC 設計中普遍存在的問題。 Nios II 處理器系列包括了三種核心 —— 快速型（ Nios II/f）、經濟型（ Nios II/e）和標準型（ Nios II/s）內核 —— 每種都針對不同的性能范圍和成本而優(yōu)化。 Nios II 處理器系統(tǒng)中包含兩類可以在 FPGA 中實現(xiàn)的外設：標準外設和定制外設。 Avalon 總線是一種相對簡單的總線結構，主要用于連接片內處理器與外設，以構成可編程片上系統(tǒng)。 Quartus II 軟件是 Altera 公司的綜合開發(fā)工具，它集成了 Altera 的 FPGA/CPLD 開發(fā)流程中所涉及的所有工具和第三方軟件接口。 SOPC Builder 是 SOPC 系統(tǒng)的主要開發(fā)工具。 SOPC Builder 的組件庫包含了從簡單的固定邏輯的功能塊到復雜的、參數(shù)化的、可以動態(tài)生成的子系統(tǒng) 等一系列的組件。在 SOPC Builder 和 Nios II IDE 自動生成的仿真環(huán)境中，能夠十分方便地對 Nios II 處理器系統(tǒng)進行仿真?；? FPGA 的 SOPC 設計總體上也遵循上述的開發(fā)流程，同時也具有一定的特殊性。 硬件系統(tǒng)設計首先從 SOPC Builder 中選取滿足需求的 Nios II 處理器核、存儲器以及各其他外圍器件，并定制和配置它們的功能；分配外設地址及中斷號，設定復位地址；設計者也可以添加自身定制指令邏輯和自己設計的 IP 模塊到 Nios II 內核以提升處理器性能。 Altera 提供了 Nios II CPU 外設驅動程序和硬件抽象層（ HAL），使用戶能夠快速編寫與低層硬件細節(jié)無關的 17 Nios II 程序，除了應用代碼，設計者還可以在 Nios II IDE 工程中設計和重新使用定制庫。 SOPC 開發(fā)流程簡圖流程如圖 所示。其機理可描述為：在每一采樣時刻，根據(jù)當前測量信息，求解一個有限時域開環(huán)最優(yōu)控制問題，并將得到的控制序列的第一個元素作用到被控制 對象上直至下一個采樣周期，在下一時刻重復上述過程。預測控制對模型結構沒有嚴格的要求，在信息的基礎上根據(jù)功能要求按照最方便的途徑建立模型。 CARIMA 模型具有以下特點：（ 1）非平穩(wěn)擾動（ 2）可保證系統(tǒng)輸出穩(wěn)態(tài)誤差為0。這里介紹 GPC 的原來，設 1)( 1 ??qC 。 預測模型 考慮如下的 CARIMA 模型 ??? ????? /)()()()()()( 11)1(1 tqCtuqBqtyqA d ? () 其展開形式為： ?????? ???????????ri imi ini i itcidtubityaty 0 ,10 ,11 ,1 )1()()1()1( ? () 其中 )(ty ， )(tu ， )(t? 分別為系統(tǒng)的輸出、控制量和白噪聲， n, m, r 分別為對應的多項式的階次， d+1 為系統(tǒng)的純滯后。從而推得求逆矩陣的遞推算法。這也就為利用 FPGA 實現(xiàn)預測控制算法的可行性提供了依據(jù)，下面就在算法中主要運用的單元進行介紹。并且設置有 EN 和 CLRN 輸入端，可以對各模塊清零和控制。并且將其封裝成 IP 模塊，以便在以后編寫主程序是使用。 圖 A/D 轉換 的模塊 這是時序仿真波形，經過驗證該模塊的程序能夠實現(xiàn)預想功能。 圖 D/A 轉換 的 時序仿真波形 在 FPGA 中實現(xiàn)預測控制算法必然用到上述的模塊，所以研究上述模塊的功能是不可避免的。實現(xiàn)整個 MPC算法的 C/C++程序運行在 Nios ‖處理器中。 Nios II 處理器內核 Nios II 處理器內核是 Nios II 處理器的核心，內核實現(xiàn)了處理器的最基本和最關鍵的功能，如運算器、存儲管理、指令系統(tǒng)等。 34 Nios II/f 內核性能超過了 300 MIPS（ Dhrystones 基準測試），它非常適合性能關鍵的應用，以及代碼或者數(shù)據(jù)量較大的應用，例如運行全功能操作系統(tǒng)等。 高級異常支持 硬件除法選項 本文配置的 Nios II/f 核大約需要使用 14001800 個邏輯單元， 3 個 M4K 片內存儲器。本系統(tǒng)選擇二級調試功能大約需要使用 800900 個邏輯單元， 2 個 M4K 片內存儲器，支持 JTAG 連接，軟件下載和軟件斷點調試、硬件斷點調試和數(shù)據(jù)觸發(fā)五種功能。 JTAG UART IP 核通過 Avalon 總線和 JTAGDebug 模塊相連接，利用 JTAG 連接實現(xiàn)一個 UART 的功能，在調試過程中可以將信息通過它顯示在終端上，也可以輸入調試命令通過它控制整個系統(tǒng)。 timer IP 核 Timer IP 核可以完成定時和計數(shù)功能，在 Nios II 系統(tǒng)中，用戶可以根據(jù)需要添加配置多個 Timer。當定時器計數(shù)到設定周期數(shù)時，處理器產生定時中斷，處理器進行中斷處理。 UART 核實現(xiàn)了 RS232 協(xié)議，可以改變其波特率、奇偶校驗位、停止位、傳輸?shù)臄?shù)據(jù)位以及其他可選的 RTSCTS 流控制信號等。 SPIIP核 SPI 是一個嵌入式系統(tǒng)常用的工業(yè)標準串行協(xié)議，用來連接微處理器與多個片外傳感器、轉換器、存儲器和控制設備。 SPI IP 核的配置主要包括主 /從設置、數(shù)據(jù)寄存器設置和時序設置，比較簡單。 controller IP 核 如果系統(tǒng)的程序代碼和數(shù)據(jù)需要的存儲容量比較大，則通常需要片外存儲器，如 SDRAM 存儲器。本系統(tǒng) SDRAM