【正文】 等信號(hào)都能進(jìn)入其幀結(jié)構(gòu)，因而具有廣泛的適應(yīng)性；大量采用軟件進(jìn)行網(wǎng)絡(luò)配置和控制，使得新功能和新特性的增加比較方便，適應(yīng)將來的不斷發(fā)展。OIF在研究了多種可能的接口后，制定了4種OC192 VSR協(xié)議標(biāo)準(zhǔn)。數(shù)字通信中的消息數(shù)字流總是用若干碼元組成一個(gè)“字”，又用若干“字”組成一“句”。實(shí)現(xiàn)幀同步的基本方法是在發(fā)送端循環(huán)地插入幀同步碼組，接收端通過檢測(cè)該幀同步碼組以達(dá)到幀同步。FPGA/CPLD是20世紀(jì)90年代發(fā)展起來的大規(guī)?？删幊踢壿嬈骷?，隨著EDA技術(shù)和微電子技術(shù)的進(jìn)步，F(xiàn)PGA的時(shí)鐘延遲可達(dá)到ns級(jí)，結(jié)合其并行工作方式，在超高速、實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景；并且FPGA具有高集成度、高可靠性，幾乎可以將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小其體積，因此以FPGA/CPLD為代表的可編程邏輯器件受到了世界范圍內(nèi)廣大電子設(shè)計(jì)工程師的普遍歡迎，應(yīng)用日益廣泛。采用可編程邏輯器件通過對(duì)器件內(nèi)部的設(shè)計(jì)來實(shí)現(xiàn)系統(tǒng)功能，是一種基于芯片的設(shè)計(jì)方法?；谛酒脑O(shè)計(jì)方法可以減少芯片的數(shù)量，縮小系統(tǒng)體積，降低能源消耗，提高系統(tǒng)性能和可靠性。介紹與其相關(guān)的硬件電路結(jié)構(gòu)知識(shí)。2 幀同步 引言在數(shù)字網(wǎng)絡(luò)中，為了擴(kuò)大傳輸容量，提高信道利用率，常常需要把若干個(gè)低速數(shù)字信號(hào)合并成一個(gè)高速數(shù)字信號(hào)，然后通過高速信道傳輸，數(shù)字復(fù)接就是實(shí)現(xiàn)這種數(shù)字信號(hào)合并的專門技術(shù)。 幀數(shù)據(jù)結(jié)構(gòu)，通過300m長(zhǎng)的多模帶狀光纖實(shí)現(xiàn)OC192幀結(jié)構(gòu)數(shù)據(jù)（見圖2l）的雙向傳輸。圖22 發(fā)送方向數(shù)據(jù)加工流程圖 接收方向的數(shù)據(jù)傳送在接收方向（見圖23），：10串并轉(zhuǎn)換，經(jīng)幀同步后，對(duì)12路并行數(shù)據(jù)流進(jìn)行8B10B 解碼，并利用每個(gè)數(shù)據(jù)流中的幀定界符進(jìn)行幀對(duì)齊，即去除通道間經(jīng)傳輸后造成的延時(shí)差別（接收部分通道間延時(shí)差別容忍度不小于80ns）。OC192幀的第一個(gè)A1字節(jié)（AI, A2為幀同步碼字）必須在通道1傳輸，后續(xù)字節(jié)順序分配在余下的數(shù)據(jù)通道中。幀同步可采用同步碼組插入/檢測(cè)、彈性緩沖器的方法來實(shí)現(xiàn)。而可編程器件的廣泛應(yīng)用，為數(shù)字系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性。 由于傳輸媒體的并行特性，每個(gè)數(shù)據(jù)通道到達(dá)接收端時(shí)可能會(huì)有不同的傳輸時(shí)延，為在接收端進(jìn)行12個(gè)通道的幀同步和數(shù)據(jù)對(duì)齊，需要插入幀定界符。本章詳細(xì)討論了轉(zhuǎn)換集成電路發(fā)送方向上OC192幀同步模塊、延時(shí)存儲(chǔ)和檢錯(cuò)，并對(duì)部分模塊的電路結(jié)構(gòu)和設(shè)計(jì)參數(shù)選擇進(jìn)行了討論和優(yōu)化。這就要求發(fā)送方向FPGA中必須包含一個(gè)幀同步電路功能模塊，它能夠搜索數(shù)據(jù)流中SDH幀同步字符，使幀的首比特出現(xiàn)在160比特?cái)?shù)據(jù)的最高位，使數(shù)據(jù)對(duì)齊，并給出幀同步信號(hào)，指示幀頭的位置。隨后的1598編碼器鎖存該位置信號(hào)并輸出8位二進(jìn)制編碼的位置指示信號(hào)給通道選擇器。此種選擇器不僅電路規(guī)模較大，而且延時(shí)太大，其延時(shí)和電路規(guī)模隨控制碼最大值的增加而增大。雖然，一幀中的首比特可能出現(xiàn)在160位數(shù)據(jù)的任意一位，但隨后8個(gè)周期數(shù)據(jù)（全是有可能沒對(duì)齊的A1）的任意8位一定是11110110，11101101，11011011......01111011等7種排列中的一種。這樣可以利用比較得到的A1A2交界的位置和幀對(duì)齊情況下AlA2交界的位置的對(duì)比來控制312:160選擇器（控制碼值域：019），從而得到正確的重排數(shù)據(jù)。（3）基于二分查找的幀對(duì)齊方案 改進(jìn)的字節(jié)對(duì)齊方法雖然已經(jīng)能夠適應(yīng)大部分的應(yīng)用需要，但是仍有改進(jìn)的余地。這樣，每次對(duì)齊只需經(jīng)過一個(gè)二選一的選擇器，系統(tǒng)由以2為底的N的對(duì)數(shù)級(jí)選擇器構(gòu)成，雖然總的級(jí)數(shù)增加了，但電路結(jié)構(gòu)卻變得簡(jiǎn)單了。（不考慮誤碼的影響）。該電路由三部分組成（見圖32）。時(shí)計(jì)數(shù)器開始計(jì)數(shù)。第一步判斷鎖存的異或結(jié)果中間79和80位是否全0，如果不是，表示要找的AlA2交界處在15880位間，否則就在780位間，因此第一級(jí)MUX根據(jù)比較結(jié)果選擇79位作為下一級(jí)的數(shù)據(jù)，同時(shí)產(chǎn)生通道選擇的第一位信號(hào)。 幀對(duì)齊電路結(jié)構(gòu)性能分析由于本系統(tǒng)功能是基于FPGA實(shí)現(xiàn)的，故很多電路都針對(duì)FPGA的結(jié)構(gòu)進(jìn)行了優(yōu)化?！　PGA采用了邏輯單元陣列LCA （Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB （Configurable Logic Block）、輸出輸入模塊IOB （Input Output Block）和內(nèi)部連線三個(gè)部分。 （4）FPGA是ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。對(duì)于FPGA而言，現(xiàn)場(chǎng)可編程門陣列技術(shù)出現(xiàn)于二十年前，而在近幾年其技術(shù)發(fā)展的日益加快。此外，F(xiàn)PGA還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改。硬件描述語(yǔ)言HDL （Hardware Description Language）是一種用形式化的方法來描述數(shù)字電路和系統(tǒng)的語(yǔ)言。 此外，利用HDL語(yǔ)言，時(shí)結(jié)合下文TopDown的設(shè)計(jì)方法，在整個(gè)設(shè)計(jì)進(jìn)程上有如下四大優(yōu)點(diǎn)：（1）在TopDown自頂而下的設(shè)計(jì)過程中，每一步都可以進(jìn)行仿真，可以在系統(tǒng)設(shè)計(jì)過程中發(fā)現(xiàn)存在的問題，可以大大縮短設(shè)計(jì)周期，降低費(fèi)用，使電路設(shè)計(jì)更趨合理，其體積和功耗也可減小。 Quartus II仿真環(huán)境簡(jiǎn)介傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的（見圖41）。這種低水平的設(shè)計(jì)方法大大延長(zhǎng)了設(shè)計(jì)周期。這就是自頂而下（TopDown）的設(shè)計(jì)方法（見圖42）。（4）可讀入標(biāo)準(zhǔn)的EDIF網(wǎng)表文件、VHDL網(wǎng)表文件和Verilog HDL網(wǎng)表文件，并且能生成第三方EDA軟件使用的VHDL網(wǎng)表文件和Verilog HDL網(wǎng)表文件。有關(guān)Quartus II設(shè)計(jì)流程的圖示說明，請(qǐng)參見圖43：圖43 Quartus II設(shè)計(jì)流程 幀同步算法的設(shè)計(jì)為實(shí)現(xiàn)幀同步的有效控制，在上一章中對(duì)于三種控制算法進(jìn)行了相應(yīng)的比較。在本課題中，我們正是應(yīng)用了二分查找法的這一特點(diǎn)，對(duì)待測(cè)數(shù)據(jù)進(jìn)行分析，以達(dá)到幀同步的目的。input[159:0]a。wire y5。a[79]。得到控制位后，利用控制位的數(shù)值選擇輸出數(shù)據(jù)，并即時(shí)輸出至下一環(huán)節(jié)。input sel。elsey7=y6。input clk。always ( posedge clk )beginif(clk)b=a。（4）第六級(jí)計(jì)算單元模塊在經(jīng)過前五級(jí)的數(shù)據(jù)運(yùn)算之后，在第五級(jí)的輸出段會(huì)輸出一個(gè)長(zhǎng)度為5的數(shù)據(jù)段，由于該數(shù)據(jù)流由奇數(shù)個(gè)位數(shù)據(jù)構(gòu)成，所以無法再進(jìn)行二分查找。在第一部分中，功能模塊對(duì)整體輸入的五位數(shù)據(jù)進(jìn)行查表。該控制字的主要作用是在排除了傳輸誤差的條件下，反映出五位中第一個(gè)1的出現(xiàn)位置，并對(duì)應(yīng)該位置，在其原有的五級(jí)計(jì)算結(jié)果上加上一個(gè)偏移量，最終的結(jié)果即為幀頭所在位的坐標(biāo)值。output y。 539。 539。 539。 539。 539。 539。 539。 539。 539。 default: y = 9。此時(shí)，寄存在計(jì)算單元內(nèi)部的數(shù)據(jù)會(huì)被視為無效字碼而被忽略。input y。實(shí)際上，這一行語(yǔ)句的作用主要體現(xiàn)在整個(gè)程序的最終運(yùn)行調(diào)試與實(shí)際演示上，即為了讓其更容易觀察該程序的運(yùn)行結(jié)果，我們將其制作成一個(gè)以二進(jìn)制和十進(jìn)制同時(shí)表達(dá)輸出的端口。 設(shè)計(jì)仿真借助Quartus II軟件，我們可以進(jìn)行下一步的在線仿真工作。通過新建一個(gè)波形輸出文件（Vector Waveform File），我們可以實(shí)現(xiàn)程序與仿真環(huán)境的內(nèi)部連接，即在同一工程文件下實(shí)現(xiàn)語(yǔ)言文件和波形文件中的輸入輸出的關(guān)聯(lián)。再本設(shè)計(jì)中輸入輸出仿真分配情況如表42所示：（2）保存現(xiàn)有設(shè)置，對(duì)文件設(shè)定輸入值，為演示方便在輸入160位的數(shù)值時(shí)我們對(duì)兩個(gè)特定點(diǎn)進(jìn)行測(cè)試，這兩個(gè)點(diǎn)分別帶表不同的A1A2的位置，故在此位之后均將數(shù)據(jù)的輸入值設(shè)置為全1的搭配組合。而在工作過程中，每一級(jí)的計(jì)算結(jié)果又作為輸入加載至下一級(jí)，最終形成了整個(gè)實(shí)體。結(jié)合傳輸?shù)谋忍厮俾?，可以得出其?shí)時(shí)響應(yīng)速度要求完全符合標(biāo)準(zhǔn)。由此可見，該程序完全可以達(dá)到控制和尋找?guī)ń绲哪康?。通過以上的設(shè)計(jì)原理介紹和性能分析，本文設(shè)計(jì)的二分查找器具有以下優(yōu)點(diǎn):（1），運(yùn)行速率高。（5）硬件實(shí)現(xiàn)簡(jiǎn)單，成本較低，易于試驗(yàn)仿真和開發(fā)應(yīng)用。 6 參考文獻(xiàn)[1] 徐國(guó)旺,楊中華. 二分法在物理實(shí)驗(yàn)中的應(yīng)用. 海南師范學(xué)院報(bào). 20033（1）[2] 盧欽和. 二分法及其它. 數(shù)學(xué)月刊，2004，7（6）：317.[3] 盧欽和. 二分法及其它（續(xù)）. 數(shù)學(xué)月刊，2005，1（10）：112.[4] 葉紅. 一種新的完全決策表屬性的高效算法. 數(shù)學(xué)月刊，2004，5（5）：120.[5] 張紅琴. C++語(yǔ)言中如何實(shí)現(xiàn)查找. 河南科技廣場(chǎng)，2005，8（8）：117.[6] 唐石平. 采用FPGA設(shè)計(jì)SDH設(shè)備時(shí)鐘. 電子應(yīng)用技術(shù)，2006，6（11）：12.[7] 王瑩. 基于FPGA的數(shù)字復(fù)接系統(tǒng)幀同步器的設(shè)計(jì)與實(shí)現(xiàn). 國(guó)外電子元件，2006，2（1）：113.[8] 方雪華. 基于FPGA的數(shù)字?jǐn)?shù)字系統(tǒng)幀同步器的設(shè)計(jì)與實(shí)現(xiàn). 國(guó)外電子元件，2005，7（7）：122.[9] 王曉明，東南大學(xué)學(xué)報(bào)， , [10] 許乃武. 例談“二分法”. 數(shù)學(xué)，2005，12（12）：13.[11] 郭景峰，王金慧等. 連續(xù)最鄰近查詢方法研究. 研究與開發(fā)，2006，1（1）：115.[12] The Optical International Forum, Implementation Agreement , December 18, 2000[13] The Optical International Forum, Implementation Agreement , November 16, 2000[14] The Optical International Forum, Implementation Agreement , August 17, 2000[15] The Optical International Forum, Implementation Agreement , January 22, 20017 附錄 基于Verilog HDL語(yǔ)言的實(shí)體整體描述module h(a,out_data,clk,y3,y7,y11,y15,y19)。output y3,y7,y11,y15,y19。assign y15=(!d[9])*(!d[10])+(!d[9])*(d[10])。wire y3。reg [39:0]y8,c。wire [9:0]y13,y14。wire y19。l1 (a,b,clk)。l5 (e,f,clk)。input clk。reg [79:0] y4,b。(~a[80])。endendmodulemodule l2 (b,c,clk)。wire [39:0]y5,y6。assign y6=b[39:0]。elsey8=y6。input clk。reg [19:0]y12,d。(~c[20])。endendmodulemodule l4 (d,e,clk)。wire [9:0]y13,y14。assign y14=d[9:0]。elsey16=y14。input clk。reg [4:0]y20,f。(~e[5])。endendmodulemodule l6(f,y,clk)。reg [3:0]y。b01101: y = 0。b10101: y = 0。b11011: y = 0。b11111: y = 0。b01110: y = 1。b11010: y = 1。b01100: y = 2。b11100: y = 2。b11000: y = 3。b00000: y = 5。　　
大學(xué)生涯轉(zhuǎn)瞬即逝。經(jīng)由您悉心的點(diǎn)撥，再經(jīng)思考后的領(lǐng)悟,常常讓我有“山重水復(fù)疑無路,柳暗花明又一村”的豁然開朗！您在學(xué)術(shù)理論上嚴(yán)謹(jǐn)?shù)膽B(tài)度和勇于探索的精神深深地感染了我，將使我終身受益。學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的學(xué)位論文，是本人在導(dǎo)師的指導(dǎo)下進(jìn)行的研究工作所取得的成果。學(xué)位論文作者（本人簽名）： 年 月 日學(xué)位論文出版授權(quán)書本人及導(dǎo)師完全同意《中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù)出版章程》、《中國(guó)優(yōu)秀碩士學(xué)位論文全文數(shù)據(jù)庫(kù)出版章程》(以下簡(jiǎn)稱“章程”)，愿意將本人的學(xué)位論文提交“中國(guó)學(xué)術(shù)期刊（光盤版）電子雜志社”在《中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù)》、《中國(guó)優(yōu)秀碩士學(xué)位論文全文數(shù)據(jù)庫(kù)》中全文發(fā)表和以電子、網(wǎng)絡(luò)形式公開出版，并同意編入CNKI《中國(guó)知識(shí)資源總庫(kù)》，在《中國(guó)博碩士學(xué)位論文評(píng)價(jià)數(shù)據(jù)庫(kù)》中使用和在互聯(lián)網(wǎng)上傳播，同意按“章程”規(guī)定享受相關(guān)權(quán)益。本聲明的法律后果由本人承擔(dān)。本人愿意按照學(xué)校要求提交學(xué)位論文的印刷本和電子版，同意學(xué)校保存學(xué)位論文的印刷本和電子版，或采用影印、數(shù)字化或其它復(fù)制手段保存設(shè)計(jì)（論文）；同意學(xué)校在不以營(yíng)利為目的的前提下，建立目錄檢索與閱覽服務(wù)系統(tǒng)，公布設(shè)計(jì)（論文）的部分或全部?jī)?nèi)容，允許他人依法合理使用。本次畢業(yè)設(shè)計(jì)大概持續(xù)了半年，現(xiàn)在終于到結(jié)尾了。沒有他們的幫助，我將無法順利完成這次設(shè)計(jì)。再次對(duì)周巍老師表示衷心的感謝。四年的大學(xué)生活就快走入尾聲，我們的校園生活就要?jiǎng)澤暇涮?hào)，心中是無盡的難舍與眷戀。學(xué)友情深，情同兄妹。是他們?cè)谖耶厴I(yè)的最后關(guān)頭給了我們巨大的幫助與鼓勵(lì)，給了我很多解決問題的思路，在此表示衷心的感激。