【正文】 養(yǎng)與培育?；厥姿哪?，取得了些許成績，生活中有快樂也有艱辛。作者簽名: 二〇一〇年九月二十日致 謝時間飛逝，大學的學習生活很快就要過去，在這四年的學習生活中，收獲了很多，而這些成績的取得是和一直關心幫助我的人分不開的。沒有你們的支持和鼓勵，這篇論文是很難順利完成的。b01000: y = 3。b01010: y = 1。b01011: y = 0。wire [4:0]y17,y18。input clk。endendmodulemodule l3 (c,d,clk)。elsey4=y2。l3 (c,d,clk)。wire [39:0]y5,y6。由于所設計并行的算法結構與Verilog HDL語言編程的能力所限，（即系統(tǒng)運行的極限速度）。從波形輸出和多次的仿真結果上看，這樣的時間滯后是可以忽略的。同時，我們還可以將其轉化成為一個的二進制序列進行并行輸出，這個二進制序列直接反映了該程序前五級所產生的控制信號。 539。 539。 539。與二分發(fā)不同的是，在這個模塊中將出現(xiàn)于前五級中的三個模塊簡化為了兩個。reg [79:0] y7。output y5。（2）該軟件擁有功能強大的邏輯綜合工具以及完備的電路功能仿真與時序邏輯仿真工具，支持時序分析與關鍵路徑延時分析，并可使用Signal Tap II邏輯分析工具進行嵌入式的邏輯分析。然后利用EDA工具逐層進行仿真驗證，再把其中需要變成具體物理電路的模塊組合經(jīng)由自動綜合工具轉換成門級電路網(wǎng)表。 （2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。圖32 二分查找?guī)侥K組成異或定位模塊由一個和數(shù)據(jù)位寬相等的并行異或門，一個判斷是否為0的比較器以及一個計數(shù)器等組成，見圖33。當比較器發(fā)現(xiàn)某一種通道選擇正好是A1對齊的情況時就鎖住通道選擇的計數(shù)器。接下來搜索SDH幀同步字符的位置。在多路復用技術中，幀同步的作用是使在接收端的時隙脈沖排列規(guī)律和接收到的數(shù)據(jù)流中的時序排列規(guī)律一致，以保證正確無誤地進行分路。為保證分接器的幀狀態(tài)相對于復接器的幀狀態(tài)能獲得并保持相位關系，以便正確地實施分接，在合路數(shù)字信號中還必須循環(huán)插入幀定位信號，因此在合路數(shù)字信號中，也就存在以幀為單位的結構，各個數(shù)字時隙的位置可以根據(jù)幀定位信號加以識別。此外，傳統(tǒng)的數(shù)字設計一般采用積木式方法進行，即由器件搭成電路板，由電路板達成數(shù)字系統(tǒng)常用的積木塊是固定功能的標準集成電路，設計者需要根據(jù)需要選擇合適的器件，再由期間組成電路板最終完成設計。VSR4是OIF（Optical Internetworking Forum光互連論壇）制定的一套協(xié)議。在數(shù)字信號中，數(shù)據(jù)一般都是以幀結構存在的，各個時隙的位置可以根據(jù)幀定界信號加以識別。對本研究提供過幫助和做出過貢獻的個人或集體，均已在文中作了明確的說明并表示了謝意。通過對仿真測試和對輸出波形的理論分析，證明程序工作正常、方法行之有效，可以滿足相關標準及使用要求，并在速度、準確率體現(xiàn)了二分查找算法的優(yōu)越性。同步是通信系統(tǒng)中一個重要的實際問題。靈活的內部功能塊組合、引出端定義等，可大大減少電路設計和電路板設計的工作量和難度，有效的增強設計的靈活性，提高生產效率。來自OC192成幀器的16路622Mbit/s數(shù)據(jù)是字節(jié)對準的，它們與622MHz時鐘同步。本文給出了一種由全數(shù)字電路構成的幀同步電路，并且采用FPGA技術，實現(xiàn)了幀同步電路的數(shù)字化、集成化幀同步器工作原理。但對于OC192這樣的高速數(shù)據(jù)流，如果采用FPGA實現(xiàn)，需要使用159個20位比較器（碼組和比較器位數(shù)的選擇在后面有討論）和一個319:160選擇器（功能見表31）。由于對于排序數(shù)組的最快查找方法是二分查找法，故這里將二分查找的思想應用于數(shù)字邏輯電路中，得到了優(yōu)化的幀搜索對齊方法。觀察異或結果不全為0的部分，發(fā)現(xiàn)沒有超過兩位全0的組合，故每次查找所用比較器只需兩位（實際用或門實現(xiàn)，見圖34）。目前FPGA的品種很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。（4）采用HDL語言的源程序作為歸檔文件的資料量小，便于保存，可繼承性好。Quartus II工程軟件擁有FPGA和CPLD設計的所有階段的解決方案。assign y5=a[80]amp。程序及結構示意圖如下所示：module max13 (a,b,clk)。我們總結出第六級控制字的返回值與輸入碼的對應標準。b00110: y = 2。b10110: y = 0。需要說明的是，當在前一幀進入的數(shù)據(jù)中沒有找到幀頭時，其控制字的輸出是為0的。在編譯無誤的情況下（少量的非嚴重性警告是可以忽略的），進入仿真界面。在非傳輸錯誤的情況下，其計算的正確率也可達到100%。output [7:0]out_data。reg [19:0]y12,d。input[159:0] a。output[39:0] c。wire y11。assign y13=d[19:10]。assign y19=(~e[4])amp。 539。 539。 539。本人完全意識到本聲明的法律結果由本人承擔。這期間凝聚了很多人的心血，在此我表示由衷的感謝。最后，我要特別感謝我的導師趙達睿老師、和研究生助教熊偉麗老師。從這里走出，對我的人生來說，將是踏上一個新的征程，要把所學的知識應用到實際工作中去。（保密論文在解密后遵守此規(guī)定）謹向李老師致以崇高的敬意和衷心的感謝！
感謝自動化系和天津工程師范學院四年來對我的大力栽培和教導，您們豐富的授課內容拓寬了我的視野，使我打下了穩(wěn)固的自動化知識的基礎，讓我能更順利的完成這篇文章；感謝我的同學們，你們不僅讓我感受到友情的力量，也讓我感覺到了生活的愉悅，通過課堂討論學到的思維方式將使我受益終生，感謝他們長期以來在生活和學習上對我的關心和幫助。 539。 539。always ( posedge clk )begin case (f) 539。output[4:0] f。input[19:0] d。endalways ( posedge clk )beginif(clk)c=y8。always (y1 or y2 or y3)beginif(y3==1)y4=y1。l2 (b,c,clk)。reg [79:0] y4,b。 同時，在設計中也存在著許多不足，仍有許多地方需要改進，如：，為追求更高的計算速率則要嚴格控制其寬度。正是由于這樣的串行結構，造成了在計算過程中的初始階段輸出控制判斷信號結果的誤差，隨之轉入正常。在仿真環(huán)境下，它可以直觀的反映出A1A2幀頭的位置。b11110: y = 0。b01110: y = 1。b00010: y = 3。由此，我們在第五級后追加了一級專門為奇數(shù)位位長的數(shù)據(jù)設計的查找模塊。output[79:0] y7。output[79:0]y3,y4。 圖41原理圖輸入法圖 圖42 自頂而下（TopDown）的設計方法在本篇設計中，主要利用Altera公司的Quartus II軟件進行程序的設計及仿真，Quartus II是Altera公司推出的一款CPLD/FPGA開發(fā)工具，Quartus II提供了完全集成的、且與電路結構無關的開發(fā)包環(huán)境，具有數(shù)字邏輯設計的全部特性，其優(yōu)點體現(xiàn)在如下幾個方面：（1）在程序設計方面可利用原理圖、結構框圖以及多種語言完成電路描述，并將其保存為設計實體文件；支持芯片（電路）平面布局連線編輯，使用機極其方便。數(shù)字電路系統(tǒng)的設計者利用這種語言可以從上層到下層（從抽象到具體），逐層描述自己的設計思想，用一系列分層次的模塊來表示極為復雜的數(shù)字系統(tǒng)。FPGA的基本特點主要有： （1）采用FPGA設計ASIC電路，用戶不需要投片生產，就能得到合用的芯片。異或定位模塊用來產生幀定位的數(shù)據(jù)；二分查找模塊找到并指示AlA2交界處在160位數(shù)據(jù)中的位置：選擇器模塊選出幀對齊的數(shù)據(jù)。對這一方法的簡單改進是在字節(jié)對齊的模塊中，將167:160數(shù)據(jù)選擇器用一個3位的計數(shù)器來控制，每次選擇某一通道輸出，而將A1的比較器放在數(shù)據(jù)選擇器后面。 幀對齊方案 常見幀對齊方案概要（1）由簡單并行幀對齊電路構成的幀對齊方案對于OC192速率等級，首先經(jīng)串并轉換將串行數(shù)據(jù)擴展為160位并行數(shù)據(jù)，然后采用159位寬數(shù)據(jù)寄存器寄存上一周期的數(shù)據(jù)，并和當前周期的160位數(shù)據(jù)同時輸出，得到一個319位寬的數(shù)據(jù)，這樣每一時鐘周期都有近一半的數(shù)據(jù)是和上一周期相重復的。幀同步必須以頻率同步為前提, 只有在頻率取得同步的情況下才能實現(xiàn)幀同步。數(shù)字復接把低速數(shù)字信號合并為高速信號；相反，在接收端，要用分接器把發(fā)送端數(shù)字信號分解為原來的支路數(shù)字信號。在國外，F(xiàn)PGA的技術發(fā)展與應用已達到相當高的程度；在國內，F(xiàn)PGA技術發(fā)展十分迅速，然而與國外相比還存存較大的差距。隨著Internet和SDH/SONET的不斷發(fā)展，使得越來越多的采用光互聯(lián)的電信設備放置于同一大樓甚至同一機房內，在這些短距離光互聯(lián)采用標準SDH/SONET接口器件成本較高，局域網(wǎng)內短距離采用甚短距離光互聯(lián)系統(tǒng)（VSR）將大大降低成本。這就在數(shù)據(jù)的控制問題上提出了更大的要求。作 者 簽 名：　　 　 　　日　 期：　　 　 　　 指導教師簽名：　　 　 　　 日　　期：　　 　 　　 使用授權說明本人完全了解 大學關于收集、保存、使用畢業(yè)設計（論文）的規(guī)定，即：按照學校要求提交畢業(yè)設計（論文）的印刷本和電子版本；學校有權保存畢業(yè)設計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務；學校可以采用影印、縮印、數(shù)字化或其它復制手段保存論文；在不以贏利為目的前提下，學?？梢怨颊撐牡牟糠只蛉績热?。 關鍵字：幀定界；幀同步碼；FPGA；甚短距離光傳輸ABSTRACTAlong with the universality and developments of the network, the data’s delivering standards was also in the immediately continuous exaltation. This put forward the greater request on the control problem of the data. In digital signal, the data invariably existed with the structure of framer, and the each position of the time partition could be located with framer Delimitation. Therefore, in the digital connecting system, the framer’s synchronization was the most important part, and it included the creation and identification of the framer’s synchronization code.The essay introduces working principle of the seeking law and the realization of frame synchronization. When research operation is regular, with the standard of very short reach which is made by optical international forum to pare the three different seeking schemes, eventually select the dividingseeking is practice object. In which, on basic structural design has adopted 6 level parallel calculations pattern, establish the flow chart of frame synchronization again according to specific step, and with the EDA tool of Altera pany39。數(shù)字通信中的消息數(shù)字流總是用若干碼元組成一個“字”，又用若干“字”組成一“句”。基于芯片的設計方法可以減少芯片的數(shù)量，縮小系統(tǒng)體積，降低能源消耗，提高系統(tǒng)性能和可靠性。圖22 發(fā)送方向數(shù)據(jù)加工流程圖 接收方向的數(shù)據(jù)傳送在接收方向（見圖23），：10串并轉換，經(jīng)幀同步后，對12路并行數(shù)據(jù)流進行8B10B 解碼，并利用每個數(shù)據(jù)流中的幀定界符進行幀對齊，即去除通道間經(jīng)傳輸后造成的延時差別（接收部分通道間延時差別容忍度不小于80ns）。 由于傳輸媒體的并行特性，每個數(shù)據(jù)通道到達接收端時可能會有不同的傳輸時延，為在接收端進行12個通道的幀同步和數(shù)據(jù)對齊，需要插入幀定界符。此種選擇器不僅電路規(guī)模較大，而且延時太大，其延時和電路規(guī)模隨控制碼最大值的增加而增大。這樣，每次對齊只需經(jīng)過一個二選一的選擇器，系統(tǒng)由以2為底的N的對數(shù)級選擇器構成，雖然總的級數(shù)增加了，但電路結構卻變得簡單了。第一步判斷鎖存的異或結果中間79和80位是否全0，如果不是，表示要找的AlA2交界處