【正文】 計(jì)數(shù) 數(shù)據(jù)處理控 制顯示A 輸入B 輸入F P G A ....10 公司的 ACEXIK 系列芯片，其特點(diǎn)是將查找表（ LVT）和 EAB 相結(jié)合，提供了效率最高而價(jià)格低廉的結(jié)構(gòu)，我們所選用的 EP1K50 芯片的最大器件門數(shù)達(dá)到了 199000 門（其中門型可用門為 5000 個(gè)），擁有 249 個(gè)最大 I/O 引腳和 10 個(gè) EAB 塊，具體設(shè)計(jì)見軟件設(shè)計(jì)部分。 圖 移相網(wǎng)絡(luò)原理圖 電路工作原理的理論分析 設(shè)移相輸入電壓為 ui(s) C 點(diǎn)為 RC 高通濾波電路的輸出 公式 1 D 點(diǎn)為 RC 低通濾波電路的輸出 ? ? ? ?siSD UdS dU ??? 公式 2 由此可知 E 點(diǎn)電位為： 公式 3 B 輸出電位為： 公式 4 移相輸入A` 輸出B ` 輸出++++RRCCCDR1R2R3R4R5R6R7R8E...?????? ?RCd 1? ? ? ?siSC UdS SU ???? ? ? ? ? ?sisDsCSDSE UdS dkkKUUUU ????????? )1( 111)()()( ???????? ?? 21 21 RR RK? ? ? ?siSB UdS dkkkU ????? )1( 112 ???????? ?????????? ??566432 1 RR RRRK12 A 輸出電位為： 公式 5 B 輸出相對(duì)于 A 輸出的相移為： 公式 6 因?yàn)?K1 的變化范圍為 0～ 1，則 1? 的變化范圍為 0～ 90，要使θ值在 ??45 到 ??45 范圍內(nèi)變化，則只能使 2? = ?45 ，也就是要求 ??RC1 。 輸出電位器選擇： 2K 多圈電位器。 5V供電。 整形級(jí)選用輸出為 TTL 電平的高速集成雙電壓比較器 MAX902 來構(gòu)成，它比 TTL電路有觸發(fā)靈敏度高，因而可降低放大級(jí)增益的優(yōu)點(diǎn)，此外，還可把觸發(fā)電平調(diào)節(jié)電路直接設(shè)置在電壓比較器的輸入端，實(shí)現(xiàn)起來比較方便。 根據(jù)課題要求，相位計(jì)數(shù)為（ 0~176。而 a 的變化范圍為（ 0~b） ,因此當(dāng) b 滿足 b≥ 3600 時(shí) a 的變化范圍大于（ 0~3600），滿足課題要求。 即 Mf ? 0f 為基準(zhǔn)脈沖，應(yīng)大于 ,本設(shè)計(jì)采用的基準(zhǔn)脈沖頻率為 40MHZ。 移位 設(shè)計(jì) 頂層圖如下 圖 ， VHDL 語言描述（ YIWEI）見附錄 。babann%1001 ?? N?16 Δφ = ?ba 在處理過程中，因?yàn)?VHDL 語言在處理除法運(yùn)算過程中不能對(duì)浮點(diǎn)進(jìn)行處理，為了避免誤差，只能先用乘法，再用除法，具體參照 vhdl 語言描述。），判斷 CP1 與 CP2 之間的超前和滯后的關(guān)系，使相位差的范圍為（ 0~176。 17 圖 譯碼電路圖 封裝元件如下圖 。 KCHUFA：實(shí)現(xiàn)除法運(yùn)算。 各輸入信號(hào)的流程圖如圖 。移位 Y39。選擇譯碼乘法運(yùn)算輸出超前滯后判斷分頻輸出....C P 2C P 13 6 0 0 3 6 0 * X / Yf l ag19 數(shù)字移相信號(hào)發(fā)生器 該數(shù)字式移相信號(hào)發(fā)生器由鍵盤控制模塊、顯示控制模塊、可變模分頻器模塊、地址生成器模塊、波形數(shù)據(jù)存儲(chǔ)模塊等五個(gè)模塊。 鍵盤掃描 設(shè)計(jì) 頂層電路如圖 ， VHDL 語言描述（ JIANPAN_G） 附錄 。 DM162 液晶模塊內(nèi)部的字符發(fā)生存儲(chǔ)器（ CGROM）已經(jīng)存儲(chǔ)了 160 個(gè)不同的點(diǎn)陣字符圖形，這些字符有：阿拉伯?dāng)?shù)字、英文字母的大小寫、常用的符號(hào)、和日文假名等，每一個(gè)字 符都有一個(gè)固定的代碼，比如相位符號(hào) θ 的代碼是 11110010B（ F2H），顯示時(shí)模塊把地址 F2H 中的點(diǎn)陣字符圖形顯示出來，我們就能看到字母 θ 。這樣就滿足了題目中相位差步進(jìn)為 1о的要求。 波形存儲(chǔ) 設(shè)計(jì)頂層 如圖 ， VHDL 語言描述（ COSIN_32）附錄 。鍵盤輸入移相值并通過二進(jìn)制轉(zhuǎn)化為 ADD_X數(shù)值，通過地址累加 COUNT=COUNT+1 得到新地址。 地址生成器 設(shè)計(jì) 頂層 如圖 ， VHDL 語言描述（ cosin_180）附錄 。 圖 輸出選擇頂層設(shè)計(jì)圖 將地址生成器和波形存儲(chǔ)模塊連接電路圖 。 移相數(shù)字信號(hào)發(fā)生器一個(gè)周期的數(shù)據(jù)采樣點(diǎn)的 個(gè)數(shù)為 360 個(gè)點(diǎn)，若移相數(shù)字信號(hào)發(fā)生器的輸出的正弦信號(hào)頻率為 f, 對(duì)存儲(chǔ)器的讀數(shù)脈沖頻率既變模分頻器的輸出頻率f0=360*f, 基準(zhǔn)脈沖頻率為 40MHZ，變模分頻器的模 M 的表達(dá)式為 ? ? fff /11111136040/40 ??? ? ??? ? ??? ? 實(shí)現(xiàn)除法電路，預(yù)定被除數(shù)為 111111,輸入的除數(shù)為要預(yù)制的移相數(shù)字信號(hào)發(fā)生器輸出正弦波信號(hào)頻率大小。 圖 BCD 碼轉(zhuǎn)換成 14 位二進(jìn)制碼電路圖 24 封裝元件如圖 圖 轉(zhuǎn)換電路封裝元件 可變模分頻器模塊電路連接如下圖 。 JIAN_CTRL： 鍵盤控制 。 BOX_CTRL: 片選 。 用 VHDL 語言描述頻率測(cè)量原理的過程如下 圖 。 flag1 的優(yōu)先級(jí)最高，只要 flag1=1, 數(shù)據(jù)選擇顯示器立即選擇 count1 顯示。 經(jīng)過分頻等到一個(gè)高電平時(shí)間為 1s 的閘門脈沖信號(hào)，十進(jìn)制計(jì)數(shù)器直接把計(jì)數(shù)，結(jié)果轉(zhuǎn)化為 BCD 碼，然后右閘門脈沖信號(hào)的下降沿將計(jì)數(shù)結(jié)果鎖存，并輸出 。 JISHU1：以 為閘門時(shí)間，進(jìn)行 BCD 碼計(jì)數(shù)。 JISHU3：以 為閘門時(shí)間，進(jìn)行 BCD 碼計(jì)數(shù)。 SCAN_8_DOT:譯碼顯示。是否能經(jīng)得起硬件芯片運(yùn)行實(shí)踐的檢驗(yàn)。 FPGA 系統(tǒng)的關(guān)鍵技術(shù)之一是要用硬件描述語言來描述 FPGA 的硬件電路。本次實(shí)驗(yàn)是在 SZEDA 超強(qiáng)型開發(fā)實(shí)驗(yàn)儀進(jìn)行，具體操作方法是： 圖 MAX+PLUS II 上面 MAX+PLUSII 完成了編譯，把我們定義的 I/O 腳自動(dòng)分配給了器件EP1K30TC1843。該管腳將出現(xiàn)在右上角為 Unassigned Nodes amp。 在引腳鎖定后必須在通過 MAX+PLUS II 的編譯器 “Compiler”，彈出編譯窗口，按 Start 文件重新進(jìn)行編譯一次，以便將引腳信息編入下載文件中 。 圖 編程 這時(shí)， 如果 硬件正確連接，電源 也已經(jīng) 打開，按下 Configure 即可開始 30 對(duì)目標(biāo)板上的器件進(jìn)行編程了。調(diào)試時(shí)，使用邏輯分析儀，分析 FPGA 輸入輸出，可以發(fā)現(xiàn)時(shí)序與仿真結(jié)果是否有出入，便于檢查電路中的故障。實(shí)踐證明，這些措施對(duì)消除某些引腳上的“毛刺”及高頻噪聲起到了很好的效 果?？梢圆扇×艘恍┛垢蓴_措施。 移相網(wǎng)絡(luò)的調(diào) 試 經(jīng)過理論計(jì)算和 EWB 軟件仿真，在三個(gè)不同頻率輸入時(shí)，通過跳線切換網(wǎng)絡(luò) RC的參數(shù)，在調(diào)節(jié)電位器 RW 的時(shí)候，可實(shí)現(xiàn)相位差在 45186。??（ R=100KΩ） iV 的頻率 F kHZf 11 ? ；用示波器和信號(hào)源測(cè)試相移網(wǎng)絡(luò)的移相。 在這次設(shè)計(jì)中我真正 主要 完成了基于 FPGA 數(shù)字式相位測(cè)量?jī)x設(shè)計(jì)與制作模塊中的 相位測(cè)量系統(tǒng)、數(shù)字移相信號(hào)發(fā)生器、頻率測(cè)量程序 的編譯 ,部分模塊的仿真 。 ⑵理論要自己用于實(shí)踐之后才能證實(shí)是不是適合自己的理論。 35 參考文獻(xiàn) [1] 潘松 黃繼業(yè) .EDA 技術(shù)實(shí)用教程 [M].科學(xué)出版社 ,. [2] 何立民 .單片機(jī)高級(jí)教程 [M].北京：北京航空航天大學(xué)出版社 ,2021 [3] National Instruments USER’ S GUIDE [4] 陳光夢(mèng) .可編程邏輯器件的原理與應(yīng)用 . 上海：復(fù)旦大學(xué)出版社 ,1998 [5] 周建民 可編 程邏輯器件與開發(fā)技術(shù) .北京：人民郵電出版社 ,1995 [6] 鐘將為，石衛(wèi)華，董德存．可編程正弦波發(fā)生器芯片 ML2035 的原理及 應(yīng)用． 2021(3), 1526 [7] 翁木云 .FPGA 設(shè)計(jì)與應(yīng)用 .西安電子科技大學(xué) .2021, 12128 [8] 林明權(quán) .VHDL 數(shù)字控制系統(tǒng)設(shè)計(jì)范例 .電子工業(yè)出版社 .2021,224241 [9] [德 ]克勞斯 .貝伊特 .數(shù)字技術(shù) .張倫譯，周璇校 .北京：科學(xué)出版社 ,1999 [15]候伯亨 ,顧新 .VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計(jì) .修訂版電子工程師必備知識(shí)［ M］ .西安：西安電子科技大學(xué)出版社 ,1999 [10] 劉滌塵 ,夏利民 ,商志會(huì) .基于人工神經(jīng)網(wǎng)絡(luò)的電網(wǎng)頻率測(cè)量方法 .電網(wǎng)技術(shù) .第 24卷第 8 期 .2021 年 8 月 . [11] 唐穎 ,阮文海 .基于 FPGA/CPLD 芯片的數(shù)字頻率計(jì)的設(shè)計(jì) .浙江樹人大學(xué)學(xué)報(bào) .第 2 卷第 6 期 .2021 年 11 月 . [12] 郭照南 ,劉正青 .基于 CPLD 和 VHDL 的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì) .湖南工程學(xué)院學(xué)報(bào) .第 11 卷第 1 期 .2021 年 6 月 . [13] 李如春 ,秦苗 .基于 FPGA/CPLD 的小型片上系統(tǒng)的設(shè)計(jì) .浙江工業(yè)大學(xué)學(xué)報(bào) .第29 卷第 3 期 .2021 年 9 月 . [14] 丁英麗 . 相位差的測(cè)量方法 .本溪冶金高等?？茖W(xué)校學(xué)報(bào) .第 4 卷第 2 期 .2021 年6 月 . [15] 陳意軍 王迎旭 .CPLD 在頻率測(cè)控系統(tǒng)中的應(yīng)用 .半導(dǎo)體技術(shù) .第 26 卷第 12 期 . 2021 年 12 月 . 36 致 謝 經(jīng)過一學(xué)期的努力，我的畢業(yè)設(shè)計(jì)任務(wù)到了最后階段。 use 。 clk: in std_logic。 count11:out std_logic_vector(21 downto 0)。 signal cpp:std_logic。 signal count_2:std_logic_vector(20 downto 0)。event and cp1=39。 38 end process。139。039。 end if。139。 else cp_4=39。 end if。139。 else count_1=00 amp。 end process。) then count1=count_1。event and clk=39。) then count_2=count_2+1。 x00000。 process(cp)以 CP1 和 CP2 異或信號(hào)信號(hào)高電平時(shí)間為閘門 時(shí)間計(jì)數(shù)值鎖存 begin if(cp39。 end if。139。 else cp_fen1=39。 end if。 and cpp39。 END PROCESS。 use 。 constance:out integer range 0 to 3601。 architecture pengshu of yiwei is begin constance=3600。 t(13 downto 0)=count(20 downto 7)。 t(13 downto 0)=count(19 downto 6)。 t(13 downto 0)=count(18 downto 5)。 t(13 downto 0)=count(17 downto 4)。 t(13 downto 0)=count(16 downto 3)。 t(13 downto 0)=count(15 downto 2)。 t(13 downto 0)=count(14 downto 1)。 end process。 use 。b_ji:integer:=26)。b_cs1 乘數(shù)的長(zhǎng)度 shuchu:out std_logic_vector(b_ji1 downto 0))。length+cs39。event and clk=39。)。139。)。039。累加 end if。將乘積輸出 end process。 use 。 port(clk: in std_logic。 end kchufa。 begin div_cshu=39。 div=bchus。event and clk=39。 sub(0):=div(i)。 44 else shang(i)=39。 end if。 end process。)then if(count=x01)then shuchu=shang。 end if。 use 。 cp_1:in std_logic。 architecture pengshu of xushu1 is begin p