【正文】 9 圖 可以人工輸入的單價 通過使能端 enable0， enable1 的低電平輸入時，可以對公里單價 a，等待時間計費單價 b進行加一操作，從而得到單價可以通過人工輸入的功能。 圖 里程計費的波形仿真 當汽車啟動，并且沒有暫停時，代表汽車在行駛中，小于 3公里時收起步價 3元，大于 3公里時 1元 /公里，根據波形仿真可以清楚的看到已經實現這個功能了。因為我要接的硬件電路時鐘是 1KHz 的時鐘，所以分別采用 100 分頻和 1000 分頻以得到 10Hz 和 1Hz 的時鐘，如圖 所示為100 分頻和 1000 分頻。 分頻模塊 里程計數器 大于三公里時控制信號 distanceout 為高電平 計費模塊 開始 Start=‘ 1’ ? stop=‘ 0’ ? 里程時鐘上升沿到來 Kilometer= Kilometer +，單位公里 kilometer=? 清零 結束 EDA 技術課程設計報告 5 圖 計費模塊設計思路 顯示模塊 由于我需要十六個數碼管顯示實驗結果，而試驗箱上只有八個數碼管，于是我考慮老師建議的切屏，在控制位選信號時多加一個使能端，使能端en 為‘ 0’時顯示第一屏，使能端 en為‘ 1’時顯示第二屏。 N N Y Y N Y N Y 圖 計時模塊流程圖 硬件電路1KHz 時鐘 1Hz 秒脈沖 10Hz 里程計數脈沖 開始 Stop=‘ 1’ Start=‘ 1’ W=W+1 W=59? minute=minute+1 Minute=59? 清零 結束 EDA 技術課程設計報告 4 計程模塊 我通過分頻模塊得到 1KHz 的 100 分頻 10Hz 作為里程 計數的脈沖，一個脈沖 10m,最大量程為 ，每一個 100 分頻的上升沿到來，里程計數就加 10m,與此同時，大于三公里產生一個 distanceout 信號為‘ 1’。 等待時間的計費由每等十分鐘產生的 timeout 信號來控制，行駛里程計費由大于三公里產生的 distanceout 信號來控制。暫停鍵（ stop）也為電平觸發(fā)信號，當暫 停鍵（ stop）為高電平時，表示汽車在等待，等待時間計數，等待時間計費也開始計數。再在計時模塊和計程模塊引出控制信號控制計費模塊的計費方式 ,以實現不同狀態(tài)下的收費方式。 0 元 /公里，則脈沖當量為 0。 99 元； 2) 行車里程單價 1元 /公里，等候時間單價 0?；?VHDL 語言的 FPGA 芯片穩(wěn)定性好，抗干擾能力強，外圍電路少，執(zhí)行速度快，適合像出租車計價器的這種較復雜的電路設計。它關系著雙方的利益。隨著改革開放的日益深入，出租車行業(yè)的發(fā)展勢頭已十分突出，國內各機械廠紛紛推出國產計價器。 3）課程設計評分標準： （ 1）學習態(tài)度： 10 分； （ 2）系統(tǒng)設計： 20 分； （ 3）代碼調試： 20 分； （ 4）回答問題： 20 分； （ 5）論文撰寫： 30 分。 (4) 用 LED 顯示行駛公里數，兩個數碼管顯示收費金額。 課程設計 (論文 )任務書 學 院 專 業(yè) 班 一、課程設計 (論文 )題目 出租車計費器課程設計 二、課程設計 (論文 )工作自 2020 年 1 月 6 日起至 2020 年 1 月 17 日止。例如單價是 元 /公里，則脈沖當量為 元 / 脈沖。 （ 7）參考文獻（必須按標準格式列出，可參考教材后面的參考文獻格式） （ 8） 報告按規(guī)定排版打印，要求裝訂平整，否則要求返工； （ 9） 課設報告的裝訂順序如下：封面 任務書 中文摘要 目錄 正文 附錄 (代碼及相關圖片 ) （ 10） 嚴禁抄襲，如有發(fā)現，按不及格處理。 學生簽名： 2020 年 1 月 6 日 課程設計 (論文 )評審意見 （ 1）學習態(tài)度（ 10 分）：優(yōu)（ ）、良（ ）、中（ ）、一般（ ）、差（ ）； （ 2）系統(tǒng)設計（ 20 分）：優(yōu)（ ）、良（ ）、中（ ）、一般（ ）、差（ ）； （ 3）代碼調試（ 20 分）：優(yōu)（ ）、良（ ）、中（ ）、一般（ ）、差（ ）； （ 4）回答問題（ 20 分）：優(yōu)（ ）、良（ ）、中（ ）、一般（ ）、差（ ）； （ 5）論文撰寫（ 30 分）：優(yōu)（ ）、良（ ）、中（ ）、一般（ ）、差（ ）； 評閱人： 職稱： 講師 2020 年 1 月 17 日 中文摘要 我國在 70年代開始出現出租車，但那時的計費系統(tǒng)大都是國外進口的，不但不不夠準確，而且價格還十分昂貴。 出租車計費器 是乘客與司機雙方的交易準則，它是出租車行業(yè)發(fā)展的重要標志，是出租車最重要的工具。 本設計就是采用 VHDL 硬件描述語言作為設計手段，采用自頂向下的設計思路，得到出租車計價系統(tǒng)的硬件結構，通過 Quartus II 軟件下進行設計、仿真，再在 EDA 試驗箱進行硬件仿真，使各項指標符合設計要求，具有一定的實用性。 關鍵字： EDA VHDL 語言 出租車計費器 目 錄 一、課程設計任務及要求 ................................................................ 1 二、 總體電路設計 ............................................................................ 1 三、模塊設計 .................................................................................... 2 四、 管腳綁定 .................................................................................... 6 五、仿真及 FPGA開發(fā)板調試 ……………………………………… ..7 六、設計體會與小結 ...................................................................... 10 七、參考文獻 ...................................................................................11 八、附錄 ................