【正文】 .addra(ROM_A), .clka(clk), .douta(sine_D))。endalways (posedge clk or posedge reset)begin if(reset) sine_DR = 0。endalways (posedge clk or posedge reset)begin if(reset) ADD_B = 0。assign ROM_A = ADD_B[31 : 22]。wire signed [15 : 0] cose_D。 //余弦波產(chǎn)生模塊的相位累加器reg signed [15 : 0] cose_DR。 output signed[15 : 0] sine。 /// DDS模塊input [31 : 0] data。 end default: begin csignal = 0。b1111: begin // cos+sin csignal[16] = cosine[15]。 csignal[15:0] = cosine[15:0]。 ssignal[16] = ~sine[15]。 ssignal[0] = 0。 end 439。b1011: begin // 2cos+sin csignal[16:1] = cosine[15:0]。 csignal[0] = 0。 ssignal[16:1] = ~sine[15:0]。 ssignal[0] = 0。 end 439。b0111: begin // cos+sin csignal[16] = ~cosine[15]。 csignal[15:0] = ~cosine[15:0]。 ssignal[16] = ~sine[15]。 ssignal[0] = 0。 end 439。b0011: begin // 2cos+sin csignal[16:1] = ~cosine[15:0]。 csignal[0] = 0。 ssignal[16] = ~sine[15]。 ssignal[0] = 0。 end else begin case(data) 439。b11001100110011001100110011001。wire signed [15:0] cosine。 //16QAM信號input rst,en,clk_dds。 DDS正弦內(nèi)存單元對DDS模塊進(jìn)行編譯仿真。b11001100110011001100110011001, fc=10MHZ, N=32時，可得到輸出的正余弦波的頻率為1MHz。為了產(chǎn)生正交的第二個波形將第一個波形的地址稍微做下改動即可實現(xiàn)相位偏移90度。模擬輸出板的基本架構(gòu)是，將一個小型的FIFO存儲器連接到一個DAC上。通過生成一個頻率表，可以構(gòu)建復(fù)雜的頻率掃描信號和頻率跳變信號。進(jìn)一步說，一個恒定的Δ相位必將導(dǎo)致一個恒定正弦波頻率的輸出。經(jīng)過360次采樣后，將輸出正弦曲線的全部360度，或者確切地說是一個周期。相位累加器跟蹤輸出函數(shù)的電流相位。但信號源具有許多不同的類型，不同類型的信號源在功能和特性上各不相同，分別適用于許多不同的應(yīng)用。一塊DDS一般包括頻率控制寄存器，高速相位累加器和正弦計算器三個部分，頻率控制寄存器可以串行或并行的方式裝載并寄存用戶輸入的頻率控制碼；而相位累加器根據(jù)dds頻率控制碼在每個時鐘周期內(nèi)進(jìn)行相位累加，得到一個相位值；正弦計算器則對該相位值計算數(shù)字化正弦波幅度（芯片一般通過查表得到）。Quartus II軟件能利用的ROM宏單元初始化文件格式為*.mif，mif文件有兩種生成方式，第一種是在Quartus II主界面下選擇FileNewOther FilesMemory Initialization file，彈出ROM數(shù)據(jù)編輯對話框，然后編輯對話框中ROM地址對應(yīng)的數(shù)據(jù)值來生成mif文件，第二種方法是由程序自動生成。 end else dout=dout。output reg [3:0] data_out。當(dāng)然它們在這里同時被延遲了一個單元，但對后面各種性能的研究是不會造成影響的。串/并轉(zhuǎn)換模塊有五個輸入端口和一個輸出端口。shift shiftqam( .clk_in(clk_100), .clk_out(clk_dds), .data_in(data_in), .rst(rst), .en(en), .data_out(data1) )。 //100kbs wire clk_400。 output signed[17:0] data_out。如表31所示。無符號數(shù)的0至255對應(yīng)于有符號數(shù)的1至128和0至+127。軟件設(shè)計工作主要采用Altera公司的Quartus II ，Quartus II 公司自行設(shè)計的一種CAE軟件工具，方便利用EDA方式設(shè)計ASIC芯片，支持嵌入式系統(tǒng)的開發(fā)、DSP Builder、SOPC開發(fā)、Signal Tap邏輯分析儀、LogicLock優(yōu)化技術(shù)等，是一個有力的開發(fā)工具。由頂層向底層逐層展開設(shè)計，各功能模塊的內(nèi)部結(jié)構(gòu)逐級得到深化和細(xì)化。在調(diào)制端，基帶脈沖成形原理是一個及其重要的部分，這里對與模塊設(shè)計相關(guān)的基帶成形作了說明。第二節(jié) 16QAM解調(diào)方法和原理解調(diào)實質(zhì)上是調(diào)制的逆過程，在理想情況下，16QAM信號的頻帶利用率為，目前，對QAM信號的解調(diào)方法很多，其主要方法有以下三種：模擬相干解調(diào)、數(shù)字相干解調(diào)、全數(shù)字解調(diào)。 M=16的QAM信號星座圖同時16QAM調(diào)制信號還可以這樣表示： 8 ()上式中，由此可以看出，QAM調(diào)制信號可以看成是幅度和相位的聯(lián)合調(diào)制。本章介紹了16QAM調(diào)制解調(diào)的原理，對原理及性能進(jìn)行了數(shù)學(xué)分析，揭示了16QAM體制的優(yōu)勢所在，并用SystemView軟件對整個系統(tǒng)進(jìn)行行為級的仿真，為之后的FPGA實現(xiàn)提供了理論依據(jù)和可行性驗證。因此MPSK和MDPSK體制為人們所喜用。l 第五章給出了各個分模塊在Quartus II軟件平臺上的仿真結(jié)果和調(diào)制、解調(diào)系統(tǒng)整體調(diào)試。第四節(jié)本章小結(jié)l 第一章介紹了課題背景、意義、QAM技術(shù)發(fā)展概要及應(yīng)用現(xiàn)狀和論文內(nèi)容。本文主要討論了16QAM調(diào)制解調(diào)器中載波恢復(fù)、正交相干解調(diào)、要求在一片F(xiàn)PGA芯片上實現(xiàn)，工作量較大，具有一定難度。關(guān)于如何運用這些模塊搭建一個完整的QAM調(diào)制解調(diào)系統(tǒng)，并使其滿足設(shè)計性能的要求，目前相關(guān)的研究方法并不是很多。多數(shù)傳統(tǒng)的數(shù)字調(diào)制解調(diào)是利用專門的調(diào)制解調(diào)芯片實現(xiàn)的，固化的硬件極大限制了設(shè)計的靈活性。而如今，無線寬帶數(shù)字通信的“軟件無線電”設(shè)計方案越來越受到工程師們的青睞。而且，QAM得到了廣泛應(yīng)用還有一個重要原因，那即是QAM碼間距比MASK，MPSK的要大，所以在提高頻帶利用率基礎(chǔ)上，誤碼率更小。低容量、低速率的語音服務(wù)能被傳統(tǒng)的調(diào)制方案所適用，但高容量、高速率的多媒體業(yè)務(wù)卻難以滿足。隨著第三代移動通信系統(tǒng)的日趨成熟，頻譜利用率較高的QPSK及QAM調(diào)制解調(diào)方式都會得到更多的采用。如果系統(tǒng)的頻帶利用率高，就表明通信系統(tǒng)具有較高的傳輸效率，反之傳輸效率就低。后來數(shù)字通信系統(tǒng)得到了迅速的發(fā)展，隨之而來的是數(shù)字調(diào)制技術(shù)的廣泛應(yīng)用和迅速發(fā)展。調(diào)制解調(diào)研究的主要內(nèi)容包括：調(diào)制的原理、解調(diào)的原理、已調(diào)信號的產(chǎn)生方法、解調(diào)的實現(xiàn)方法等。基于FPGA的嵌入式系統(tǒng)不僅具有單片機嵌入式系統(tǒng)和其他微處理器所不具備的技術(shù)特性及優(yōu)點，而且可以通過利用并行算法操作使其具備更高速的數(shù)字信號處理能力，從而為系統(tǒng)實時性的實現(xiàn)提供了更為有力的支持。對于當(dāng)今的數(shù)字通信設(shè)備，一片F(xiàn)PGA就己經(jīng)具備了系統(tǒng)級的處理能力。隨著近些年來這些應(yīng)用的日益多樣化，F(xiàn)PGA已經(jīng)演變成了構(gòu)件內(nèi)核，而不再是傳統(tǒng)意義上的一塊獨立芯片。新的趨勢己經(jīng)表明，再與主流DSP的競爭當(dāng)中，F(xiàn)PGA已經(jīng)能夠不用受到價格的約束。而TI公司的 C64X系列和AD公司的Blackfm系列處理器，其價格一般都在5?30美分之間?；贔PGA的16QAM調(diào)制解調(diào)電路設(shè)計畢業(yè)論文目錄前言 1第一章概述 3第一節(jié)課題研究背景及意義 3第二節(jié)QAM技術(shù)現(xiàn)狀與發(fā)展 3第三節(jié)本文內(nèi)容和結(jié)構(gòu) 5第四節(jié)本章小結(jié) 5第二章 QAM調(diào)制解調(diào)整體設(shè)計 6第一節(jié) 16QAM調(diào)制的方法和原理 6第二節(jié) 16QAM解調(diào)方法和原理 8第三節(jié)本章小結(jié) 9第三章QAM調(diào)制器分模塊設(shè)計 10第一節(jié) FPGA概述 10第二節(jié)串/并轉(zhuǎn)換模塊 12第三節(jié) DDS載波和線性加法器模塊 13第四節(jié)差分編碼和星座映射模塊 22第五節(jié)時鐘分頻模塊 25第六節(jié)本章小結(jié) 27第四章QAM解調(diào)器分模塊設(shè)計 28第一節(jié)解調(diào)器頂層模塊設(shè)計 28第三節(jié)DDS載波恢復(fù)模塊設(shè)計 33第四節(jié)乘法器模塊設(shè)計 37第四節(jié)低通濾波器模塊設(shè)計 38第五節(jié)采樣判決模塊設(shè)計 39第六節(jié)電平轉(zhuǎn)換模塊設(shè)計 41第七節(jié)本章小結(jié) 41第五章調(diào)制解調(diào)系統(tǒng)的仿真 42第一節(jié)仿真參數(shù)設(shè)置 42第二節(jié)仿真結(jié)果 42一、16QAM調(diào)制器的仿真結(jié)果 42二、16QAM解制器的仿真結(jié)果 46第三節(jié)仿真結(jié)果分析 49第五節(jié)本章小結(jié) 49結(jié)論 51致謝 52參考文獻(xiàn) 53附錄 54一、英文原文 54二、英文翻譯 61三、源程序 67四、其他 73II 前言在許多領(lǐng)域現(xiàn)場可編程門陣列（FPGA)芯片都有廣泛的應(yīng)用，尤其是在數(shù)字通信領(lǐng)域當(dāng)中，F(xiàn)PGA極強的實時性和并行處理能力能夠完成對信號的實時處理。例如Xilinx公司的Spartan3A DSP系列，它移入了高端Virtex 5系列的DSP性能，而賣價最高才20美分。DSP和FPGA兩者各有所長，實現(xiàn)時，一般都是配合使用，通常是利用FPGA的可重配置和高并行度作FIR、FFT等的協(xié)處理器，而用DSP 作主處理器。數(shù)字通信系統(tǒng)中有許多關(guān)鍵技術(shù)，如軟件無線電、CDMA技術(shù)、多用戶檢測等技術(shù)都需要依靠髙性能、高速的并行處理器來實現(xiàn)。FPGA在數(shù)字通信領(lǐng)域的應(yīng)用，極大地推動了SOC的發(fā)展，同時也讓現(xiàn)代通信系統(tǒng)的性能得到了大大的改善。今后高速DSP應(yīng)用技術(shù)必將是以系統(tǒng)芯片為核心，而且信息處理速度將突破每秒十億次乘加運算，所以唯有FPGA芯片才能擔(dān)當(dāng)此重任。為了使基帶信號能夠在頻帶信道上進(jìn)行傳輸，比如無線信道，同時也為了能夠同時傳輸多路基帶信號，就需要采用調(diào)制和解調(diào)的技術(shù)。第二節(jié) QAM技術(shù)現(xiàn)狀與發(fā)展以前的通信系統(tǒng)為模擬通信系統(tǒng)，所以調(diào)制技術(shù)是由模擬信號的調(diào)制與解調(diào)技術(shù)最初開始發(fā)展的。在數(shù)字調(diào)制系統(tǒng)中的頻譜利用率主要是指傳輸?shù)男蕟栴}。正交幅度調(diào)制是一種振幅與相位相結(jié)合的高階調(diào)制方式，具有較高的頻帶利用率和較好的功率利用率，現(xiàn)如今已在中、大容量數(shù)字微波通信系統(tǒng)、衛(wèi)星通信等領(lǐng)域中得到廣泛運用。所以，在選擇調(diào)制方案時，第三代移動通信系統(tǒng)考慮的就不能只是抗干擾性能，頻帶利用率與靈活性應(yīng)該予以更多考慮。因此，在通信傳輸領(lǐng)域，QAM調(diào)制方式得到了廣泛的應(yīng)用。在實現(xiàn)方法及過程中，多數(shù)文章內(nèi)容以軟件仿真為主，而且大多文章只實現(xiàn)系統(tǒng)的某個模塊，介紹用FPGA硬件實現(xiàn)的文章更是寥寥無幾。調(diào)制解調(diào)器作為軟件無線電技術(shù)研究的核心內(nèi)容之一，如何實現(xiàn)調(diào)制解調(diào)器的軟件化是實現(xiàn)軟件無線電通用性、開放性的關(guān)鍵環(huán)節(jié)。數(shù)字QAM調(diào)制解調(diào)技術(shù)自提出至今雖然己經(jīng)得到長足的發(fā)展，但研究的重心往往偏于QAM調(diào)制解調(diào)的各種模塊的算法實現(xiàn)。本課題主要將對QAM調(diào)制解調(diào)技術(shù)進(jìn)行研究，在深入研究理論的基礎(chǔ)上完成調(diào)制解調(diào)系統(tǒng)中關(guān)鍵模塊的設(shè)計實現(xiàn)。采樣判決采用門限設(shè)計來實現(xiàn)。l 第四章分析了16QAM解調(diào)的原理與設(shè)計，16QAM接收端各個模塊的程序?qū)崿F(xiàn)。在多進(jìn)制聯(lián)合鍵控體制中，相位鍵控的帶寬和功率占用方面都具有優(yōu)勢，即帶寬占用小和比特信噪比要求低。在QAM體制中，信號的振幅和相位作為兩個獨立的參量同時受到調(diào)制[1]。，該星座圖是通過用16QAM中M＝4PAM的信號對每個正交載波進(jìn)行振幅調(diào)制再將兩路幅值映射到x，y軸得到的，星座點數(shù)為。平衡調(diào)制器相位變換平衡調(diào)制器發(fā)送濾波器本地振蕩發(fā)送濾波器串/并轉(zhuǎn)換二進(jìn)制數(shù)據(jù)QAM信號 QAM調(diào)制器框圖將(21)式變形，令 ()其中()脈沖信號的能量為，由此可得任意兩個信號間的歐氏距離是： ()當(dāng)信號幅值取時，兩點間歐氏距離最小，為：。第三節(jié)本章小結(jié)本章對QAM調(diào)制解調(diào)相關(guān)的基礎(chǔ)理論進(jìn)行了研究，分別給出了調(diào)制端和解調(diào)端的原理圖。第三章QAM調(diào)制器分模塊設(shè)計通常，一個電子系統(tǒng)有多個不同的功能模塊構(gòu)成，但總有一個模塊將所有模塊連接起來，完成整個電子系統(tǒng)的協(xié)同工作，這個模塊就是頂層模塊。邏輯綜合功能將高層次的系統(tǒng)行為設(shè)計自動翻譯成門級邏輯的電路描述，做到了設(shè)計與工藝的獨立。有符號數(shù)與無符號數(shù)的對應(yīng)關(guān)系為：一個8比特數(shù)系統(tǒng)可以產(chǎn)生256種不同的組合（0至255），其中前128種組合（0至127）表示正數(shù)，而后128種組合（128至25