【正文】 3.[12] 李澤軍. 基于AHDL/CPLD 的乒乓球模擬游戲的設計[J]. 2008.[13] 黃智偉. 全國大學生電子設計競賽電路設計[M].北京: 北京航空航天大學出版社，2006.[14] 潘松，[M].成都: 電子科技大學出版社，.[15] 高培軍. 基于FPGA 的多種形式分頻的設計與實現(xiàn)[J].今日電子, 2004 (5): 3031.[16] [J].北京: 電子工業(yè)出版社，2007.附錄一、英文原文The Design of Physical Layer Controller on Baseband ChipTIAN Fei1 YANG Hong2( ChongQing University of Posts and Telemunications, 400065, china)Abstract: The Physical Layer Controller (L1C) schemes on the multicores chip are discussed, and proposed a Physical Layer Control scheme on GSM baseband chip, and designed a based clock unit according the frame structure of GSM, and established the physical layer scheduling sequence, initially pleted the scheduling and controlling of multicores on SOC.Key Words: GSM；Physical Layer Controller；SoC；scheduling0 引言 Current mobile phones as baseband processor core, its main function such as implementing protocol processing, human interface and simple applications and so on. GSM is the world39。本次畢業(yè)設計從選題、編程設計到畢業(yè)論文整個過程都傾注了楊虹老師的心血，在此，我要向楊虹老師致以我最誠摯的敬意和真心的感謝！當然，在畢業(yè)設計過程中，少不了師長師姐與用同學們的幫助，在我遇到疑惑時，都伸出援助之手，為我解疑答惑。 致 謝本次畢業(yè)設計的完成很大程度上歸功于導師楊虹教授的悉心指導和嚴格要求。另外，F(xiàn)PGA的功能十分強大，在最后的分析報告中，可以看出此次設計的交通燈控制系統(tǒng)的資源占用率僅為1%，還有相當多的資源可以利用，比如FPGA應用廣泛的圖像處理等領域?？梢圆捎谩耙?guī)模分檔”的時長智能控制原則，即把東西方向或者南北方向的車輛按數(shù)量規(guī)模進行分檔，同時東西方向或者南北方向的交通燈時長也按一定的規(guī)模分檔，這樣可以實現(xiàn)按照車流量規(guī)模給定交通燈的時長，達到最大限度的車輛放行。第二節(jié) 展 望智能交通燈控制系統(tǒng)是智能交通系統(tǒng)的一個組成部分，智能交通系統(tǒng)在我國的發(fā)展還很落后，處于剛起步階段，還有很多的問題有待解決。在EDA基礎上，還可以根據(jù)其他路段的實際交通運行狀況，設計出具有針對性的交通燈。另一方面，由于PLC內存容量有限，在工業(yè)控制中，PLC程序通常不能超過中央處理器內存大小的60%。第五章 結論與展望第一節(jié) 結 論 論文以EDA技術作為該實驗的基礎，以FPGA為平臺，利用該軟件的集成功能實現(xiàn)了交通燈的控制電路設計的實現(xiàn)和驗證。市面上很多核心板或開發(fā)板，為節(jié)省成本和減小復雜度，省掉了很多電容，這樣的系統(tǒng)能穩(wěn)定嗎？，當您的外設掛載較多或是所消耗電流較大時，大功率電源的優(yōu)勢就顯現(xiàn)出了。將一個倒計時分解成兩個一位數(shù)，例如將54分解成5和4。兩個模塊分別倒計時東西方向和南北方向。接下來，main模塊直接接受s的值來輸出相應的紅綠燈亮滅狀態(tài)。1hz的信號經(jīng)過control模塊的處理，通過計數(shù)使s變化為不同的值，s代表的是交通燈時序圖的狀態(tài)，一共有6個狀態(tài)（s0——s5）。保存并仿真[15]。這些模塊均經(jīng)過設計、編譯、仿真，結果正確。圖中，輸出信號的值隨著輸入信號的變化而相應的變化。圖中at，bt的值不斷變化，而aout1，aout2都能將at的值分解成個位和十位，其中aout1代表十位，aout2代表個位；bout1，bout2都能將bt的值分解成個位和十位，其中bout1代表十位，bout2代表個位。從圖中我們可以看出S的狀態(tài)從“000”到“101”，共六個狀態(tài)，每一個狀態(tài)都對應相應的紅綠燈亮滅的狀態(tài)，仿真結果完全正確，符合預期。直接改變并驅動紅綠燈的亮和滅。 end case。 when 011 = b:=11000100。architecture a of main isbegin process(s) variable b:std_logic_vector(7 downto 0)。use 。在btdaojishi模塊程序仿真結果圖中，clk為1hz的輸入信號，loadbt為bt計數(shù)器的裝載信號，當loadbt為高電平時，將輸入信號btin的值裝載到計數(shù)器中，開始執(zhí)行減一操作，每接受一次clk，執(zhí)行一次，并將結果輸出。139。在每次給at，bt賦值時，都會使另一個輸出信號loadat，loadbt變成高電平，從而可以觸發(fā)下一模塊的裝載。 if t=130 then t=0。 elsif t=125 then s=101。 elsif t=80 then s=100。 elsif t=65 then s=011。 bt=45。 at=80。039。利用以下程序進行各個燈的狀態(tài)控制： if clk39。從圖中，我們可以看出clk1hz的周期為1s。 q:=0。三、工程設計流程框圖：新建工程新建原理圖文件或VHDL文件輸入程序或編輯原理圖編譯，若有錯，修改程序，直至無錯建立波形文件，導入管腳編譯波形文件，查看仿真結果，保存 工程設計流程框圖第三節(jié) 各個模塊的設計與仿真一、 模塊設計該模塊可將頻率為1KHZ的脈沖波，經(jīng)過分頻變?yōu)轭l率為1HZ的脈沖波，這樣我們就得到了周期為1s的脈沖波。狀態(tài)表如表41所示：表41 交通燈狀態(tài)轉換表狀態(tài)S0S1S2S3S4S5東 西 方 向紅紅紅紅 左轉綠黃亮 燈 1545515455南 北 方 向紅 左轉綠黃紅紅紅亮燈1545515455 ： 交通信號燈狀態(tài)轉換圖第二節(jié) 系統(tǒng)設計仿真對于交通燈控制器，可基于Quartus II 軟件，采用層次化混合輸入方式進行設計，即頂層采用原理圖設計，底層采用VHDL語言設計。二、設計要求在十字路口東西方向以及在南北方向各設一組交通燈；交通燈顯示的順序如下圖所示： 交通燈顯示順序圖東南西北各自設立一個倒計時器。這樣我們要求南北方向的交通燈亮成紅色的時候，表示東西方向的車輛可以直行和左轉。第三節(jié) 本章小結本章主要詳細描述了VHDL語言程序基本結構，包括實體、結構體、庫，接著論述了VHDL的文字規(guī)則，數(shù)據(jù)對象，數(shù)據(jù)類型，順序語句，并行語句，給了讀者清晰的概念，為下文的程序設計奠定了基礎。更嚴格的說，并行語句在執(zhí)行順序的地位上是平等的，在執(zhí)行順序與書寫的順序無關。 ②除非所有條件句中的選擇值能完全覆蓋CASE語句中表達式的取值，否則最末一個條件句中的選擇必須用“OTHER”表示。在用VHDL語言進行邏輯設計時，有些操作室根據(jù)某表達式的值來進行的，這時常常會用到case語句。 四、VHDL 順序語句VHDL有包括六類基本順序語句 ：賦值語句、返回語句、等待語句、流程控制語句、子程序調用語句、空操作語句。信號是描述硬件系統(tǒng)的基本數(shù)據(jù)對象，代表連接線，Port也是一種信號。在VHDL數(shù)據(jù)對象的中包含三中類型：常量，變量，信號。數(shù)值型文字主要整數(shù)（十進制），實數(shù)（十進制，小數(shù)點），數(shù)制（進制基數(shù)數(shù)值指數(shù)，各部全為十進制）同時指數(shù)為零可以省略，物理數(shù)字。VHDL程序設計中常用的庫有IEEE庫，STD庫，WORK庫及VITAL庫。并且每個結構體對應的實體不同的結構和算法實現(xiàn)方案，其間的各結構體的位置是平等的。結構體的組成部分是：對數(shù)據(jù)類型的、常數(shù)、信號、子程序和元件等元素的說明部分[11]。VHDL要求只有相同的數(shù)據(jù)類型的端口信號和操作數(shù)才能相互作用。實體是設計實體的表層設計單元，實體說明部分規(guī)定了設計單元的輸入輸出接口信號或引腳，它是設計實體對外的一個通信界面。END entity name。 parameter name :integer:=default value)。第三章 VHDL硬件描述語言第一節(jié) VHDL程序基本結構 在一個比較完整的VHDL程序基本上包括五部分：實體、配置、結構體、庫和程序包[9]。 二、產品設計把相對成熟的技術應用到某些特定領域開發(fā)出滿足行業(yè)需要并能被行業(yè)客戶接受的產品。如果期間出現(xiàn)了問題,可以使用邏輯分析儀、在線邏輯分析儀或者示波器等工具進行調試。綜合工具輸出的網(wǎng)表包括了各種基本門電路以及它們之間的連接關系,但是FPGA內部并不存在這些門電路的物理結構,只有查找表、觸發(fā)器等物理單元,因此需要把綜合輸出的網(wǎng)表配置到FPGA上,這個過程就是實現(xiàn)。三、綜合及時序仿真綜合是這樣一個過程,將較高級抽象層次的描述轉化為較低層次的描述。二、功能仿真代碼編寫完成以后就進入了功能仿真階段,這一階段的主要任務就是Quartus II仿真。一、設計輸入設計輸入就是將所設計的系統(tǒng)或者電路以開發(fā)軟件要求的某種形式表示出來,并輸入給EDA工具的過程。第一節(jié) FPGA的設計流程FPGA的設計流程就是利用EDA開發(fā)軟件和編程工具對FPGA芯片進行開發(fā)的過程,開發(fā)流程圖如圖所示： FPGA開發(fā)一般流程示意圖FPGA的設計流程一般包括以下幾個步驟:電路功能設計、設計輸入、功能仿真、綜合及時序分析、實現(xiàn)、加載配置和測試幾個階段[8],開發(fā)流程圖如上圖所示。由于芯片內部硬件連接關系的描述可以存放在磁盤、ROM、PROM或E2PROM中，因而在可編程門陣列芯片及外圍電路保持不動的情況下，換一塊EPROM芯片，就能實現(xiàn)一種新的功能?；仡櫫藝鴥韧庵悄芙煌ㄏ到y(tǒng)以及可編程邏輯器件的發(fā)展歷史與現(xiàn)狀，最后講述了論文的基本框架，明確了每個章節(jié)的主要內容和重點，對論文的主要工作有個清楚的認識。第三章主要詳細描述了VHDL語言程序基本結構，包括實體、結構體、庫，接著論述了VHDL的文字規(guī)則、數(shù)據(jù)對象、數(shù)據(jù)類型、順序語句、并行語句，給了讀者清晰的概念，為下文的程序設計奠定了基礎。在可編程器件生產及應用方面，國內企業(yè)雖然起步晚，但在由中國制造模式轉變?yōu)橹袊鴦?chuàng)造模式的發(fā)展趨勢下，中國自己的FPGA企業(yè)必有嶄露頭角的一天。因為FPGA代表了集成電路非常重要的方向，今后有可能像CPU一樣。 ③從1990年到2010年，F(xiàn)PGA的價格下降到原來的1/2500，集成度提高了1000倍，功耗降低到原來的1/250，速度提高了200倍。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設計開發(fā)周期短、設計制造成本低、開發(fā)工具先進、標準產品無需測試、質量穩(wěn)定以及可實時在線檢驗等優(yōu)點，因此被廣泛應用于產品的原型設計和產品生產(一般在10000件以下)之中。它采用了EEPROM工藝，實現(xiàn)了電可按除、電可改寫，其輸出結構是可編程的邏輯宏單元，因而它的設計具有很強的靈活性，至今仍有許多人使用。PAL器件是現(xiàn)場可編程的，它的實現(xiàn)工藝有反熔絲技術、EPROM技術和EEPROM技術。之后，出現(xiàn)的一類可編程芯片在結構上稍微復雜一些，即可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。但是智能交通系統(tǒng)的出現(xiàn)給我國的交通運輸行業(yè)帶來了巨大的機遇和挑戰(zhàn)，交通設施、交通管理以及交通工具都會發(fā)生巨大的變革。這些系統(tǒng)的應用面積已經(jīng)覆蓋了美國80%以上的國土。迄今為止，在世界范圍內都己經(jīng)有了成功應用的范例。經(jīng)過了十幾年的研究、試行和發(fā)展。隨后，日本在1973年，開發(fā)出了eATes汽車交通綜合控制系統(tǒng)(emprehensive Automobile afficeontrol system)。為此，在長期的摸索解決問題后，隨著電子技術，計算機技術以及信息技術的高速發(fā)展，將人、車、路三者綜合起來，通過系統(tǒng)工程的觀點思考，并把計算機，電子，通信以及控制技術的智能交通系統(tǒng)(Intelligent　Transportation　system，簡稱ITs)[5]就自然誕生了，并且迅速在世界各國推進。 本文就是在這樣的背景下研究基于FPGA的交通燈實時控制系統(tǒng)的設計與實現(xiàn)。但是若采用專用集成電路（Application Specific Integrated Circuit，ASIC）進行定制生產不僅成本高昂，而且開發(fā)周期長，無法迅速開發(fā)出產品投入市場。因為在不同時刻，交叉路口的機動車流量是不確定