【正文】 是由有關的開發(fā)軟件自動完成的； (3) 設計過程中可用有關軟件進行各種仿真； (4) 系統(tǒng)可現(xiàn)場編程，在線升級； (5) 整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。 第五章給出了調制解調器調制解調信號的測試結果 和程序仿真結果 。 本論文的結構 第一章闡述了數(shù)字調制解調的背景知識和現(xiàn)狀 ， 以及 FPGA 的基本概念。 課題的主要研究工作 課題主要研究二進制 ASK， PSK， FSK 調制解調系統(tǒng)的實現(xiàn)，完成對數(shù)字信號的調制與解調，在簡化系統(tǒng)的前提下， 根據系統(tǒng)的總體功能與硬件特點，設計總體框圖，根據 VHDL 語言的特點，對 VHDL 建模并進行具體語言設計， 讓系統(tǒng)的解調結果準確， 進行波形仿真與調試 ,完成調制解調任務 。由于 FPGA的調制解調技術在通信系統(tǒng)中占據非常重要的地位，它的優(yōu)劣決定了通信系統(tǒng)的性能。 FPGA/CPLD可 容納上百萬個晶體管，芯片的規(guī)模也越來越大 。 FPGA 背景知識 現(xiàn)場可編程門陣列（ FPGA）是在專用 ASIC的基礎上發(fā)展出來的，它克服了專用 ASIC不夠靈活的缺點。因此，數(shù)字調制信號也成為鍵控信號。 數(shù)字調制傳輸在現(xiàn)代通信中發(fā)揮著越來越重要的作用 ， 主要是因為數(shù)字通信有以下優(yōu)點 : ① 數(shù)字信號便于存儲、處理 、抗干擾能力強 ； ② 數(shù)字信號便于交換和傳輸 ； ③ 可靠性高，傳輸過程中的差錯可以設法控制 ； ④ 數(shù)字信號易于加密且保密性強 ； ⑤ 通用性和靈活性好。對于大量有線信道，由于線路中多半串接有電容器或并接有變壓器等隔直流元件，低頻或直流分量就會受到很大限制。通信作為社會的基本設施和必要條件，引起的世界各國的廣泛關注，通信的目的就是從一方 向 另一方傳送信息，給對方以信息，但是消息的傳送一般都不是直接的，它必 須借助于一定形式的信號才能便于遠距離快速傳輸和進行各種處理。s DE2 development board,FPGA of Type Cyclone II EP2C35F672C6FPGA and driver configuration of EPCS16 system is realized in VHDL hardware description language,whose ASK,PSK and FSK carrier is generated when the four frequency produces a clock signal through the DDS waveform generator,and the system clock is the characteristics of ASK and PSK modulation are similar to each other,which means their carrier are both one way signal,the modulation of ASK and PSK are put on the same model when designed,with a selection key and the two baseband signal control ends clock generates pseudo random sequence baseband signals whose one road cycle is 15 as baseband signals through random signal model after the 512 frequency in modulation,we use non coherent demodulation to demodulate ASK and PSK signal,and the zero crossing detection method for FSK signal the system is tested through the function simulation and verification,whether the output signal and the baseband signal are conformed to each other or not will be tested Key words: FPGA, ASK, PSK, FSK 目錄 1 緒論 ..................................................... 1 課題背景與研究現(xiàn)狀 ......................................... 1 數(shù)字調制解調背景知識 .................................... 1 FPGA 背景知識 ........................................... 2 課題的主要研究工作 ......................................... 4 本論文的結構 ............................................... 4 技術簡介 .............................................. 6 QUARTUS II 簡介 .............................................. 6 Quartus II 的使用及主要設計流程 ......................... 7 Quartus II 的原理圖輸入設計流程 ........................ 10 SignalTap II 邏輯分析儀的使用 .......................... 11 VHDL 語言簡介 .............................................. 13 VHDL 的基本結構 ........................................ 14 VHDL 的基本語法 ........................................ 19 ......................................... 21 ASK 的調制與解調 ........................................... 21 ASK 調制原理 ........................................... 21 ASK 解調原理 ........................................... 23 PSK 的調制與解調 ........................................... 23 PSK 調制原理 ........................................... 23 PSK 解調原理 ........................................... 25 FSK 的調制與解調 ........................................... 26 FSK 調制原理 ........................................... 26 FSK 解調原理 ........................................... 28 4 硬件模塊方案設計與實現(xiàn) .................................... 30 DDS（直接數(shù)字式頻率合成器） ............................... 30 DDS 原理 ............................................... 30 硬件模塊設計圖 ......................................... 31 頻率控制模塊 .......................................... 32 波形選擇模塊 .......................................... 32 波形存儲模塊 .......................................... 33 頂層實體模塊 .......................................... 33 程序及仿真結果分析 .................................... 34 M序列發(fā)生器 ............................................... 35 m 序列原理 ............................................. 35 m 序列發(fā)生器設計 ....................................... 37 m 序列產生模塊 ......................................... 40 m 序列仿真結果分析 ..................................... 40 分頻器設計 ................................................ 41 ASK/PSK 調制與解調 ......................................... 42 ASK/PSK 調制方案 ....................................... 42 ASK/PSK 調制模塊 ....................................... 43 ASK/PSK 調制仿真結果分析 ............................... 43 ASK/PSK 解調方案 ....................................... 44 ASK/PSK 解調模塊 ....................................... 45 ASK/PSK 解調仿真結果分析 ............................... 46 FSK 調制與解調 ............................................. 47 FSK 調制方案 ........................................... 47 FSK 調制模塊 ........................................... 48 FSK 仿真結果分析 ....................................... 48 FSK 解調方案 ........................................... 49 FSK 解調模塊 ........................................... 50 FSK 解調仿真結果分析 ................................... 50 5 系統(tǒng)調試 ................................................ 51 系統(tǒng)電路圖 ............................................... 51 系統(tǒng)仿真結果 ............................................. 51 結論 ..................................................... 54 致謝 ..................................................... 55 參考文獻 .................................................. 56 附錄：源代碼 .............................................. 46 外文資料翻譯 (附原文 ) ..........................錯誤 !未定義書簽。系統(tǒng)時鐘經過 512 分頻后經過隨機信號模塊產生一路周期為 15 的偽隨機序列作為數(shù)字調制的基帶信號?；?FPGA 的數(shù)字調制解調器設計 基于 FPGA的數(shù)字調制解調器設計 摘要 本設計使用 FPGA 在 EDA 技術開發(fā) 軟件 QuartusⅡ 上實現(xiàn)以正弦信號為載波的三種調制信號 ASK、 FSK、 PSK 的 調制 和解調。因此在設計時將 ASK和 PSK 調制放在 同一 模塊里設計，用一個選擇鍵和兩個基帶信號控制端來控制。 關鍵詞： FPGA, ASK, PSK, FSK Digital modulation and demodulation based on FPGA Abstract This design uses FPGA on EDA technology development platform QuartusⅡ