【正文】 10]。在解調(diào)端，對(duì)解調(diào)理論當(dāng)中的基本原理作了闡述。本文采用數(shù)字相干解調(diào)法對(duì)QAM進(jìn)行解調(diào)，： QAM解調(diào)器框圖在接收端接收到的調(diào)制信號(hào)分別和兩路相互正交的載波信號(hào)相乘，化簡(jiǎn)之后相同信號(hào)的表達(dá)式為： ()正交信號(hào)表達(dá)式為： ()其中，經(jīng)過，經(jīng)過解調(diào)得到同相與正交兩路相互獨(dú)立的多電平基帶信號(hào)，然后把多電平基帶信號(hào)經(jīng)過低通濾波器濾去高頻載波之后得到直流分量為和，再進(jìn)行采樣判決、L2值電平轉(zhuǎn)換和并/串轉(zhuǎn)換還原出基帶信號(hào)。如果，那么QAM方法就可以達(dá)到以符號(hào)速率同時(shí)發(fā)送個(gè)二進(jìn)制數(shù)據(jù)。第一節(jié) 16QAM調(diào)制的方法和原理16QAM調(diào)制信號(hào)可以表示為：，() 式中和是電平值，這些電平值是通過將2比特序列映射為二進(jìn)制4電平振幅而獲得的，為信號(hào)脈沖，是正交載波頻率，M為進(jìn)制數(shù)，16QAM調(diào)制中M為16。但是，在MPSK體制中，隨著M的增大，相鄰相位的距離逐漸減小，使噪聲容限隨之減小，誤碼率難于保證。l 第六章總結(jié)了本文的主要內(nèi)容和創(chuàng)新點(diǎn)，指明了下一步的研究方向。l 第二章分析了16QAM調(diào)制解調(diào)的整體設(shè)計(jì)，16QAM頂層模塊原理和程序?qū)崿F(xiàn)。利用Quartus II軟件搭建了16QAM調(diào)制解調(diào)系統(tǒng)，是系統(tǒng)算法的快速實(shí)驗(yàn)平臺(tái)，對(duì)整個(gè)系統(tǒng)有著舉足輕重的作用。另外無線信道的復(fù)雜度對(duì)QAM解調(diào)也提出了嚴(yán)峻的挑戰(zhàn)。本文在FPGA這一軟件無線電平臺(tái)上采用verilog語言的方式實(shí)現(xiàn)16QAM調(diào)制解調(diào)，靈活性好。所謂軟件無線電，即在一個(gè)開放的、標(biāo)準(zhǔn)化的、模塊化的通用硬件平臺(tái)上，通信功能由軟件完成。QAM并不是一種新的調(diào)制方式，QAM在有線通信系統(tǒng)中的應(yīng)用早在10多年前就已經(jīng)開始了，但直到最近幾年，它在無線信道中的應(yīng)用才開始興起，在數(shù)字電視這樣的寬帶通信系統(tǒng)中QAM應(yīng)用較多，但在無線窄帶通信系統(tǒng)中的應(yīng)用還非常少。而正交振幅調(diào)制QAM具有高頻譜利用率，能根據(jù)信號(hào)傳輸環(huán)境與信號(hào)源的不同自適應(yīng)地調(diào)整調(diào)制速率等優(yōu)點(diǎn)，因此可以有效緩解可用頻帶緊張的情況及實(shí)現(xiàn)多速率的多媒體綜合業(yè)務(wù)傳輸。尤其是多進(jìn)制QAM（16QAM），由于其頻帶利用率高，在通信業(yè)務(wù)日益增多使得頻帶利用率成為主要矛盾的情況下，正交幅度調(diào)制方式是一種比較好的選擇。從上面對(duì)頻譜利用率的定義可以發(fā)現(xiàn)，要使得通信系統(tǒng)的頻譜利用率有所提高主要可以兩種途徑：一是通過提高該調(diào)制系統(tǒng)的傳信率即信息傳輸速率，二是降低己調(diào)信號(hào)所占用的頻帶寬度。隨著現(xiàn)在日益增多的各種通信系統(tǒng)數(shù)量，為了更好的充分利用緊張的頻譜資源，廣大通信科研工作者致力于研究頻譜利用率更高的新型數(shù)字調(diào)制方式，而且原CCITT (國(guó)際電報(bào)電話咨詢委員會(huì)）也一直在促進(jìn)并鼓勵(lì)開發(fā)新奇的頻譜使用技術(shù)，為使各種通信系統(tǒng)能夠有效的進(jìn)行通信，原CCITT科學(xué)地將頻段分別分配給各個(gè)通信系統(tǒng)，因而許多科研院所，用戶個(gè)體和通信公司都在通過開發(fā)先進(jìn)的調(diào)制技術(shù)用以提高頻譜利用率提高頻譜利用率是人們?cè)O(shè)計(jì)和規(guī)劃通信系統(tǒng)的關(guān)注焦點(diǎn)之一，同時(shí)也是提高通信系統(tǒng)容量的重要措施。調(diào)制是指為了適應(yīng)倍道傳輸?shù)囊?，把基帶信?hào)的頻譜搬移到一定的頻帶范圍。第一章 概述第一節(jié) 課題研究背景及意義現(xiàn)代社會(huì)移動(dòng)用戶數(shù)量的不斷增加，傳統(tǒng)通信系統(tǒng)的容量越來越不能滿足通信的要求而可用頻帶資源有限，同時(shí)不能靠無限增加頻道數(shù)目來解決系統(tǒng)容量問題。比如，在現(xiàn)在的第三代無線通信中，單片F(xiàn)PGA不僅能完成信道和信源方面的物理層處理操作，同時(shí)還能對(duì)高層信令進(jìn)行處理和控制，而對(duì)信令的操作則更多是通過FPGA當(dāng)中內(nèi)嵌的軟核CPU和硬核CPU來完成的。現(xiàn)在，已經(jīng)可以把FPGA和DSP核集成在一起，F(xiàn)PGA芯片在一些具體方面的應(yīng)用也隨之得到了極大地推動(dòng)，如用于基帶調(diào)制解調(diào)、實(shí)現(xiàn)語音合成、系統(tǒng)控制以及糾錯(cuò)編碼等功能；用來實(shí)現(xiàn)定時(shí)的恢復(fù)、基帶調(diào)制解調(diào)功能、頻率控制和自動(dòng)增益、脈沖整形、符號(hào)檢測(cè)和匹配濾波器等。此外，F(xiàn)PGA擁有比DSP更加強(qiáng)大的計(jì)算能力。從根本上講DSP只是適合于串行算法，通常多處理器系統(tǒng)是非常昂貴的，而且也僅僅只適合粗粒度的并行運(yùn)算。傳統(tǒng)的觀點(diǎn)通常認(rèn)為在大規(guī)模的數(shù)字系統(tǒng)開發(fā)中應(yīng)用FPGA功耗過大且過于昂貴，一般用來創(chuàng)建原型比較好?，F(xiàn)在，DSP在成本和功耗上都己經(jīng)被FPGA超越了。但是FPGA可以在片內(nèi)實(shí)現(xiàn)細(xì)粒度從而完成高度并行的運(yùn)算。例如，20美分的Spartan3 ADSP性能可高達(dá)每秒200億條乘法累加操作（GMACs),同樣單價(jià)30 美分的600MHz C64x DSP,其每秒的累加操作僅僅是25億條，前者在性能上比后者高了一個(gè)數(shù)量級(jí)。特別是應(yīng)用在調(diào)制解調(diào)器中，需要大量的復(fù)雜數(shù)學(xué)運(yùn)算，同時(shí)對(duì)調(diào)制解調(diào)器的重量、功耗和大小都特別關(guān)注，這就對(duì)FPGA提出了更高的要求，隨著FPGA速度的提高調(diào)制解調(diào)器的速度也不斷提高。隨著無線通信的帶寬更多的向CDMA等標(biāo)準(zhǔn)進(jìn)行轉(zhuǎn)移，以及高速數(shù)據(jù)傳送網(wǎng)絡(luò)對(duì)XDSL的要求越來越高，基于內(nèi)嵌CPU/DSP的FPGA SOC將有更為廣闊的應(yīng)用發(fā)展前途。此外語音、圖像、音樂等信源直接轉(zhuǎn)換而得到的電信號(hào)頻譜比較低，其頻譜特點(diǎn)是低通頻譜，有些包括直流分量也有些可能不包含，其最高頻率和最低頻率的比值一般都比較大，比如語音信號(hào)的頻譜范圍大概為三百到三千赫茲，這種信號(hào)被稱為基帶信號(hào)。對(duì)基帶信號(hào)進(jìn)行調(diào)制的目的主要有：進(jìn)行頻率分配、減少噪聲和干擾的影響、實(shí)現(xiàn)多路復(fù)用和克服設(shè)備的限制等。頻譜利用率越高，就要求已調(diào)信號(hào)所占的帶寬要越窄。振幅和相位聯(lián)合調(diào)制技術(shù)作為本課題的研究對(duì)象，就是一種近些年來獲得了飛速發(fā)展的調(diào)制技術(shù)，該技術(shù)就具有極高的信息傳輸速。除了要解決提高語音服務(wù)質(zhì)量問題，第三代移動(dòng)通信系統(tǒng)更要解決如何在有限頻帶資源中提供多媒體綜合業(yè)務(wù)的問題。傳統(tǒng)數(shù)字調(diào)制方式下，通常單碼元攜帶l bit的信息，但QAM調(diào)制信號(hào)的幅度和相位均攜帶信息，隨著16QAM中M的增大，調(diào)制信號(hào)所攜帶的信息量也相應(yīng)增加，例如16QAM中一個(gè)碼元攜帶4bit的信息，64QAM中一個(gè)碼元攜帶6bit的信息，由此可知，16QAM中一個(gè)碼元攜帶N bit()的信息，這極大地提高了信道頻譜利用率。研究QAM調(diào)制的文章很多，可多數(shù)是討論如何應(yīng)用于數(shù)字電視系統(tǒng)的文章，而且這些文章研究的重點(diǎn)集中在解調(diào)中的載波提取部分，對(duì)QAM調(diào)制解調(diào)的整個(gè)系統(tǒng)進(jìn)行完整的論述的文章很少。由于代碼具有靈活性，開放性的特點(diǎn)，軟件無線電系統(tǒng)的實(shí)現(xiàn)也具有高度的靈活性，開放性。第三節(jié)本文內(nèi)容和結(jié)構(gòu)近些年，對(duì)數(shù)字QAM調(diào)制解調(diào)研究的相關(guān)文獻(xiàn)比較多。所以，研究QAM調(diào)制解調(diào)技術(shù)及其FPGA實(shí)現(xiàn)有著及其重要的現(xiàn)實(shí)意義。載波恢復(fù)采用DDS實(shí)現(xiàn)，既簡(jiǎn)單又快速。l 第三章分析了16QAM調(diào)制的原理與設(shè)計(jì)，16QAM發(fā)送端各個(gè)模塊的程序?qū)崿F(xiàn)。 7 第二章 QAM調(diào)制解調(diào)整體設(shè)計(jì)引言：正交幅度調(diào)制16QAM是一種振幅和相位的聯(lián)合鍵控。為了改善在M大時(shí)的噪聲容限，發(fā)展出了QAM體制。在調(diào)制過程中，作為調(diào)制信號(hào)的輸入四路數(shù)據(jù)兩兩結(jié)合，分別進(jìn)入兩個(gè)電平轉(zhuǎn)換器，轉(zhuǎn)換成兩路4電平數(shù)據(jù)，兩路4電平數(shù)據(jù)和分別被載波和調(diào)制，然后相減，即可得到16QAM信號(hào)。對(duì)于16QAM，系統(tǒng)能同時(shí)發(fā)送4個(gè)串行二進(jìn)制數(shù)據(jù)。此處時(shí)為16QAM相干解調(diào)。本章通過對(duì)QAM調(diào)制解調(diào)相關(guān)理論的重點(diǎn)闡述，為后面進(jìn)一步研究QAM調(diào)制解調(diào)的仿真和FPGA實(shí)現(xiàn)都打下了很好的基礎(chǔ)。因?yàn)橛布枋稣Z言可以比較抽象的層次上描述設(shè)計(jì)的結(jié)構(gòu)和內(nèi)部特征，而對(duì)系統(tǒng)進(jìn)行行為描述的目的是在系統(tǒng)設(shè)計(jì)的初始階段，通過對(duì)系統(tǒng)行為描述的仿真來發(fā)現(xiàn)系統(tǒng)設(shè)計(jì)中存在的問題。本次設(shè)計(jì)中接收端的數(shù)字信號(hào)處理是建立在有符號(hào)數(shù)的運(yùn)算上進(jìn)行的。因此，對(duì)一個(gè)正數(shù)的二進(jìn)制碼取反加1則得到相應(yīng)負(fù)數(shù)的二進(jìn)制碼。 //Q路對(duì)應(yīng)的量化值 input clk,rst,en。 wire clk_dds。 wire [3:0] data2。add addqam ( .clk_dds(clk_dds), .rst(rst), .en(en), .data(data2), .dataout(data_out) )。實(shí)際運(yùn)行中各路信號(hào)經(jīng)串并轉(zhuǎn)換之后，并行輸出的每一路碼元傳輸速率降為了原來的四分之一，這也正是實(shí)際運(yùn)應(yīng)中所要求的。input clk_in,clk_out,rst,en。always (posedge clk_in or posedge rst) begin if(rst) begin dout=0。 else data_out=dout。將C程序編譯后，在DOS環(huán)境下進(jìn)入C工程所在文件夾，鍵入如下命令：工程1 ，再參照*.mif文件的頭尾格式。DDS有如下優(yōu)點(diǎn)：頻率分辨率高，輸出頻點(diǎn)多，可達(dá)2的N次方個(gè)頻點(diǎn)(N為相位累加器位數(shù))；　　頻率切換速度快，可達(dá)us量級(jí)；　　頻率切換時(shí)相位連續(xù)；　　可以輸出寬帶正交信號(hào)；　　輸出相位噪聲低，對(duì)參考頻率源的相位噪聲有改善作用；　　可以產(chǎn)生任意波形；　　全數(shù)字化實(shí)現(xiàn)，便于集成，體積小，重量輕。信號(hào)源中采用DDS技術(shù)在當(dāng)前的測(cè)試測(cè)量行業(yè)已經(jīng)逐漸稱為一種主流的做法。例如，一個(gè)很慢的正弦波可能將有1度的Δ相位。于是，36次采樣就會(huì)輸出正弦波的一個(gè)周期。函數(shù)發(fā)生器能夠指定一個(gè)頻率表，該表包括由波形頻率和持續(xù)時(shí)間信息組成的各個(gè)段。矢量信號(hào)發(fā)生器提供高靈活度和強(qiáng)大的解決方案，可用于科學(xué)研究，通信，消費(fèi)電子，宇航/國(guó)防，半導(dǎo)體測(cè)試以及一些新興領(lǐng)域，如軟件無線電，無線電頻率識(shí)別( RFID)，以及無線傳感網(wǎng)絡(luò)等。根據(jù)FPGA實(shí)際情況和DDS原理，我們決定不用額外的芯片來產(chǎn)生載波，而直接利用FPGA本身的資源來實(shí)現(xiàn)，從FPGA芯片資料上可以看到，芯片內(nèi)部有165888bit的ram存儲(chǔ)器，如果我們利用這些存儲(chǔ)器將dds的數(shù)據(jù)存到芯片中，在設(shè)置好地址，那將可以實(shí)現(xiàn)專門dds芯片的功能，同時(shí)還能節(jié)約成本，而且數(shù)據(jù)在內(nèi)部生成，也便于我們對(duì)其進(jìn)行處理，同時(shí)FPGA本身有其獨(dú)特的優(yōu)勢(shì)，使得我們產(chǎn)生載波有了比利用芯片更大的自由度和靈活度，這給設(shè)計(jì)人員帶來了極大的方便。同時(shí)將相位累加器位寬設(shè)成16位，即，頻率字位寬范圍為0到16位，頻率字隨著CLK累加，即每個(gè)系統(tǒng)頻率上升沿，頻率字都會(huì)在相位累加器中累加一次。由公式可知頻率字越大，輸出正弦載波頻率越高，分辨率越低；頻率字越小，輸出正弦載波頻率越低，分辨率越高。兩個(gè)PAM信號(hào)分別調(diào)制同相和正交載波，每一個(gè)調(diào)制器有4種可能的輸出，經(jīng)線性加法器合并產(chǎn)生16QAM信號(hào)。output signed[17:0] dataout。 //sin值wire [31:0] addra。always (posedge clk_dds or posedge rst)begin if(rst) begin csignal = 0。 csignal[0] = 0。b0001: begin // 2cossin csignal[16:1] = ~cosine[15:0]。 end 439。 ssignal[0] = 0。 ssignal[16] = sine[15]。 csignal[15:0] = ~cosine[15:0]。b0101: begin // cossin csignal[16] = ~cosine[15]。 end 439。 ssignal[0] = 0。 ssignal[16] = sine[15]。 csignal[0] = 0。b1001: begin // 2cossin csignal[16:1] = cosine[15:0]。 end 439。 ssignal[0] = 0。 ssignal[16] = sine[15]。 csignal[15:0] = cosine[15:0]。b1101: begin // cossin csignal[16] = cosine[15]。 end 439。 ssignal[0] = 0。 ssignal[16] = sine[15]。 end endcase endend dds ddsqam( .data(addra), .en(en), .reset(rst), .clk(clk_dds), .sine(sine), .cose(cosine) )。 //頻率控制字寫使能input clk。 //余弦信號(hào)輸出reg [31 : 0] ADD_A。 wire [31 : 0] data。assign cose = cose_DR。 else if(en) ADD_A = data。 //ADD_B為累加的結(jié)果endalways (posedge clk or posedge reset)begin if(reset) cose_DR = 0。end//調(diào)用兩個(gè)ROM，存儲(chǔ)著正余弦波形一個(gè)周期的數(shù)值。input clka。always (posedge clka) begin case(addra)1039。d 2 : douta= 1639。d 2 。output [15:0] douta。d1 。1039。d 3 : douta=1639。d3 。而部分差分編碼相對(duì)于全差分編碼由于減少了差分編碼的bit數(shù)。4 bit并行信號(hào)需要將其影射到信號(hào)平面，星座影射實(shí)現(xiàn)采用查表法