[高等教育]第6章 總線系統(tǒng)-全文預(yù)覽
【正文】 號傳遞連續(xù)的“ 1”或“ 0”數(shù)碼時，必須采用某種時序格式，以便使接受設(shè)備能加以識別，通常采用 “ 位時間 ” （即 一個二進制位在傳輸線上占用的時間長度 ），一般 低位在前，高位在后 。是傳輸信道頻寬的指標。 CPU總線、 PCI總線、 ISA總線通過“ 橋 ”芯片連成整體，橋芯片起到 信號速度緩沖 、 電平轉(zhuǎn)換 和 控制協(xié)議的轉(zhuǎn)換作用 ，通過“橋”的不同總線粘合的連接技術(shù)，特別適合系統(tǒng)的升級換代。 32位或 64位同步總線，地址 /數(shù)據(jù)分時復(fù)用，時鐘頻率 ，帶寬為 132MB/s，采用集中式仲裁，有專用的 PCI總線仲裁器，主板上一般有 3個 PCI總線擴充槽 。 當代總線劃分 ： 總線的內(nèi)部結(jié)構(gòu) 2）當代的 分層次多總線結(jié)構(gòu) 優(yōu)點 ： 不僅解決總線負載過重，而且使總線設(shè)計簡單，并能充分發(fā)揮每類總線的效能 。 總線的內(nèi)部結(jié)構(gòu) 2）當代的 數(shù)據(jù)傳送總線 ： 由 地址線 、 數(shù)據(jù)線 、 控制線 組成；為減少布線，數(shù)據(jù)線和地址線常采用多路復(fù)用方式。 3. 三總線結(jié)構(gòu) 3. 三總線結(jié)構(gòu) 通道 (Channel)是一臺具有特殊功能的處理器(IOP)，分擔了一部分 CPU的功能，以 實現(xiàn)對外設(shè)的統(tǒng)一管理及外設(shè)與主存之間的數(shù)據(jù)傳送 ，提高了CPU的效率，但以花費更多的硬件為代價。此時外圍設(shè)備通過與 CPU中的控制部件交換信息的方式占有總線。 要求 ： 連到總線上的邏輯部件必須高速運行。 3 衡量總線性能的指標： 總線帶寬 ： 總線本身所能達到的最高傳輸速率 ， 單位： MB/S。 （ 3） I/O總線 ： 中、低速 I/0設(shè)備間 互相連接的總線 。? 總線的概念和結(jié)構(gòu)形態(tài) ? 總線接口 ? 總線仲裁、定時和數(shù)據(jù)傳送模式 ? PCI總線 ? ISA總線和 Futurebus+總線 第 6章 總線系統(tǒng) (Bus System) 1 概念 是構(gòu)成計算機系統(tǒng)的互聯(lián)機構(gòu)，是多個系統(tǒng)功能部件 （運算器、控制器、存儲器、輸入 /輸出設(shè)備） 之間進行數(shù)據(jù)傳送的公共通路 。 （ 2） 系統(tǒng)總線 ： CPU同 計算機系統(tǒng)的其他 高速功能部件 (存儲器、通道等 )間互相連接的總線 。 總線（ BUS）的基本概念 ① 總線寬度； ② 總線控制方式； ③ 時鐘模式； ④ 總線復(fù)用； ⑤ 信號線數(shù)； ⑥ 總線帶寬； ⑦ 其它標準 ： 如總線負載能力，電源電壓等 。 例： 〔 1〕 某總線在一個總線周期中并行傳送 4個字節(jié)的數(shù)據(jù)， 假如一個總線周期等于一個總線時鐘周期，總線時鐘頻率為 33MHz，總線帶寬是多少？ 〔 2〕 如果一個總線周期中并行傳 送 64位數(shù)據(jù)，總線時鐘頻率升為 66MHz，總線帶寬是多少？ 解 ： 〔 1〕 設(shè)總線帶寬用 Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用 D來表示，則： Dr =D/T=D*f=4B*33*106=132MB/s 〔 2〕 64位 =8B Dr =D/T=D*f=8B*66*106=528MB/s 思考 ： 如果一個總線周期等于兩個總線時鐘
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1