【正文】 U2Q=0 、 U2Q=1 若 U1Q=0，此時(shí) T1截止 U1Q=0，此時(shí) T2導(dǎo)通 T1截止、 T2導(dǎo)通， I/O輸出為 “ 0” 若 U1Q=1，此時(shí) T1導(dǎo)通 U1Q=1，此時(shí) T2截止 T2截止、 T1導(dǎo)通， I/O輸出為 “ 1” 方向寄存器 TRISA 輸入數(shù)據(jù)鎖存器 輸出數(shù)據(jù)鎖存器 I/O端口鉗位二極管保護(hù) PORTA端口的“讀 —修改 —寫(xiě)”問(wèn)題 PORTA需通過(guò)對(duì) TRISA方向寄存器的設(shè)置確定其工作為輸入 /輸出。 MOVLW 0CFH ； 11001111B確定數(shù)據(jù)傳輸方向 MOVWF TRISA ； 設(shè)置 : RA3～ RA0輸入， RA RA4輸出 ； TRISA[7:6]為“ 0”。若將 RA端口設(shè)置為模擬輸入端，此時(shí)必須將 TRISA方向寄存器中各位設(shè)置為“ 1”。這是因?yàn)閮?nèi)部對(duì)模擬信號(hào)的輸入和數(shù)字信號(hào)輸入的電路采用了不同的設(shè)計(jì)。 PIC16F877 PORTA I/O位的設(shè)置方法 具有模擬功能的例如 RAi /ANi /VREF這些 I/O位在單片機(jī)復(fù)位后，自動(dòng)設(shè)置工作在模擬信號(hào)輸入的狀態(tài)下，而不是工作在數(shù)字信號(hào)的輸入狀態(tài)。 志不求易，事不避難。 驕傲不可有，自信不可無(wú)。 V RA3 CPU 注意： 圖中隔離驅(qū)動(dòng)晶體管的擊穿電壓要大于線圈產(chǎn)生的瞬態(tài)反向電動(dòng)勢(shì)。 RA0 V=L (di/dt) RA0 V V RA3 CPU V=L (di/dt) 信號(hào) 當(dāng)導(dǎo)通 /斷開(kāi)時(shí)，雖然各I/O端口內(nèi)部鉗位二極管對(duì)瞬態(tài)反向電動(dòng)勢(shì)具有抑制能力，但由于二極管為非理想器件，即導(dǎo)通需有一定的導(dǎo)通時(shí)間，因此無(wú)法完全抑制由 繼電器 導(dǎo)通／截止所產(chǎn)生的電流在瞬間產(chǎn)生的反向電動(dòng)勢(shì)。 R1和 R2是 T1和 T2導(dǎo)通時(shí)的等效電阻，因此 輸出高 電平的電壓幅值同輸出的電流（ 負(fù)載）有關(guān)，這樣導(dǎo)致 實(shí) 際輸出高電平的電壓幅值小于電源電壓幅值 。 Q D EN DATA BUS WR PORT WR TRIS RD PORT TO AD RD TRIS Analog Input Mode TTL Input bufer P N U1 U2 U3 T1 T2 I/O位 方向寄 存器 輸入數(shù)據(jù)鎖存器 輸出數(shù)據(jù)鎖存器 VDD 4。 Q D EN VDD DATA BUS WR PORT WR TRIS RD PORT TO AD RD TRIS Analog Input Mode TTL Input bufer P N U1 U2 U3 T1 T2 輸入 ： 方向寄存器 TRISA=1 U2Q=1 T1截止 U2Q=0 T2截止 I/O端口為高阻 I/O位 輸出： TRISA=0 ， U2Q=0 若 U1Q=1，此時(shí) T2截止 U1Q=1，此時(shí) T1導(dǎo)通 T1導(dǎo)通、 T2截止， I/O輸出為 “ 1” 若 U1Q=0，此時(shí) T2導(dǎo)通 U1Q=0，此時(shí) T1截止 T2導(dǎo)通、 T1截止， I/O輸出為 “ 0” 方向寄存器 TRISA 輸入數(shù)據(jù)鎖存器鎖存的是當(dāng)前 I/O引腳的邏輯狀態(tài) 輸出數(shù)據(jù)鎖存器 I/O端口鉗位二極管保護(hù) 另外，當(dāng) RA工作為輸入時(shí)，由于輸入阻抗為高阻抗，當(dāng)輸入端懸空時(shí)，由于 外界干擾對(duì)其的影響，因此在執(zhí)行讀操作時(shí)，其讀回的值不是一個(gè)確定的值。因此通過(guò)外接上拉或下拉電阻，使這些數(shù)字 I/O位，在 CPU復(fù)位后都工作在一個(gè)確定的邏輯狀態(tài)，這對(duì)單片機(jī)復(fù)位后I/O必須工作在一個(gè)確定的邏輯電平提供了方便。 當(dāng) TRISAi設(shè)置為“ 0”，表示所對(duì)應(yīng)的 PORTAi的 I/O位工作為輸出； 當(dāng) TRISAi設(shè)置為“ 1”，表示所對(duì)應(yīng)的 PORTAi的 I/O位工作為輸入。 TRIS(E~A)方向寄存器均在 體 2中。 5V 解決的辦法是加上拉電阻 ， 利用上拉電阻降低 IC的輸入阻抗，為靜電感應(yīng)電荷提供了泄放通道，使 IC的可靠性得到提高。由于工作在輸入，其 輸入阻抗為高 阻狀態(tài) ，因此可通過(guò)外接上拉或下拉電阻，使任一 I/O位 在復(fù)位后都工作在一個(gè)確定的邏輯狀態(tài)，這對(duì)單片機(jī)復(fù)位 后必須工作在一個(gè)確定的邏輯電平，提供了方便。 上拉電阻最大值： VD/R IOL R＞ ，輸出 的低電平不可靠 邏輯 1 邏輯 0 0V 不可逆轉(zhuǎn)的器件損壞 不可逆轉(zhuǎn)的器件損壞 未定義邏輯電平 PNP NPN VCC IOL R 下拉電阻最小值： IOH IIH VOH IOH為邏輯“ 1”輸出電流 IIH為輸出到負(fù)載的電流 I/O輸出邏輯高電平時(shí)，電阻 R 應(yīng)足夠大，使 IOH不超過(guò)額定值。 由此知： I/O輸出邏輯低電平時(shí)， 電阻 R應(yīng)足夠大，使 IOL不超過(guò)額定值。 ST VIN VOUT 小信號(hào)雖然超過(guò)閾值 輸出端沒(méi)有任何變化 ? 采用低通濾波器使信號(hào)的邊沿變緩，但由于 RA4輸入是 ST，因此可對(duì)受損的信號(hào)進(jìn)行恢復(fù)。 上拉電阻值 越小，則向負(fù)載 提供的電流越大 但當(dāng) RA4輸出為 低電平時(shí)，該電 阻向 RA4提供的 灌流也越大，因 此上拉電阻一般 取 3~10KΩ。輸入電壓超過(guò)“絕對(duì)最大額定值”， IC將損壞。 3。 I/O位 輸出： TRISA=0 ， U2Q=0 若 U1Q=1，此時(shí) T1導(dǎo)通 U1Q=0，此時(shí) T2截止 T1導(dǎo)通、 T2截止， I/O輸出為 “ 1” 若 U1Q=0，此時(shí) T1截止 U1Q=1，此時(shí) T2導(dǎo)通 T2導(dǎo)通、 T1截止， I/O輸出為 “ 0” 方向寄存器 TRISA 輸入數(shù)據(jù)鎖存器 輸出數(shù)據(jù)鎖存器 I/O端口鉗位保護(hù) 二極管 D1 D2 邏輯 1 邏輯 0 0V 不可逆轉(zhuǎn)的器件損壞 不可逆轉(zhuǎn)的器件損壞 絕對(duì)最大額定值 未定義邏輯電平 電源電壓為 5V時(shí) 輸入端的電壓幅值 1。 TRISA對(duì)應(yīng)的位設(shè)置為 “ 0”，則對(duì)應(yīng)位工作為輸 出（輸出的是輸出數(shù)據(jù)鎖存器中的狀態(tài)） TRISA對(duì)應(yīng)的位設(shè)置為 “ 1”，則對(duì)應(yīng)位工作為輸 入 ADC模擬信號(hào)輸入； RA0/AN0、 RA1/AN RA2/AN RA3/AN3和 RA5/AN4 ADC基準(zhǔn)參考電壓 :RA2/VREF、 RA3/VREF+ SPI通信從機(jī)選擇控制： RA5/SS ? RA RA3～ RA0 I/O電路結(jié)構(gòu) D Q CK Q D Q CK Q + amp。 MCLR RA OSC1 RB PIC16F 877 RC OSC2 RD V GND RE 6 8 8 8 3 5個(gè)端口 33個(gè) I/O位 I/O端口 PIC 16F877輸入 /輸出端 口由 RA、 RB、 RC、 RD、 RD和 RE共 5個(gè)端 口， 5個(gè)端口由 33個(gè) I/O位 組成，這 33個(gè) I/O位根據(jù) 其內(nèi)部結(jié)構(gòu)的不同，可通 過(guò)軟件編程使其分時(shí)工作 在多種工作方式中的某一 種工作方式，即每一個(gè) I/O位均具有多重功能。 RA5~RA0 的工作方式 必須通過(guò)對(duì) TRISA方向寄存器的設(shè)置。因此要求輸入信 號(hào)的有效時(shí)間必須足夠大到執(zhí) 行讀操作后。輸入端電壓超過(guò) ， D2二極管導(dǎo)通，輸入端電 壓鉗位在 。 4。 通過(guò)上拉 電阻，可實(shí)現(xiàn)接 口信號(hào)的電壓匹 配。 信號(hào)經(jīng)過(guò) 下降沿閾 值 時(shí)，輸出變低。 R 最小值應(yīng)保證 RA4輸出的低電平為 ，不使 IOL超過(guò)額定值。 由此知： I/O輸出為高電平時(shí)， R應(yīng) 足夠小，保證 VOH是可靠的高電平。 PIC系統(tǒng)單片機(jī)所有的 I/O (除具有模擬端口除外 )， 在任何情況下的復(fù)位后均自動(dòng)工作為輸入狀態(tài) (即 TRIS方 向寄存器內(nèi)容為“ 1”)。 DB DB DB DIR DIR DIR G G G V V V SP/EN SP/EN SP/EN CAS7~CAS0 CAS7~CAS0 CAS7~CAS0 INTA INTA INTA INT INT INT IR0 IR1 DEN A7~A0 A7~A0 A7~A0 B7~B0 B7~B0 B7~B0 DB DB DB DT/R DB INTA G=0， DIR=0， B7~B0 A7~A0； G=0， DIR=1， B7~B0 A7~A0 74LS245 74LS245 74LS245 8259 8259 8259 G DIR 數(shù)據(jù)傳輸方向 L L B到 A L H A 到 B H X 隔離 4051 8:1 MUX 15V 通過(guò) 74LS07 OC門和上 拉電阻實(shí)現(xiàn)了電平匹配 8255 5V 15V 74LS07 5V 模擬開(kāi)關(guān) RON VCC 1 2 控制信號(hào) 1 “0” “1” 總線 控制信號(hào) 1 控制信號(hào) 2 總線懸空 H 控制信號(hào) 1和控制信號(hào) 2存在時(shí)間上的時(shí)延，當(dāng)控制信號(hào) 1由低變高時(shí)，控制 信號(hào) 2還沒(méi)有立即變高，在這個(gè)瞬間： CL 3 控制 信號(hào) 2 在此時(shí)間 1和 2均為高阻 若負(fù)載為 TTL（ 3），由于 TTL存在漏電流使總線上的電壓處于不穩(wěn)定的狀態(tài)； 若負(fù)載是 CMOS（ 3），此時(shí)輸入阻抗相當(dāng)于幾百兆歐， 容易造成靜電積累，嚴(yán)重時(shí)導(dǎo)致 IC損壞。 PORTA相關(guān)的寄存器 地址 寄存器名 D7 D6 D5 D4 D3 D2 D1 D0 05H PPORTA 85H TRISA 0輸出 1輸入 9FH ADCON1 RA、 RB、 RC、 RD和 RE 端口寄存器均在 體 1中。 PORTA輸入端口性能 當(dāng) PORTA當(dāng)工作在數(shù)字 I/O時(shí)，需對(duì) TRISA寄存器進(jìn)行設(shè)置。 對(duì)沒(méi)有模擬功能的 I/O位，在任何情況下的復(fù)位后均自動(dòng)工作為數(shù)字的輸入狀態(tài)，其 輸入阻抗為高阻狀態(tài) 。 amp。 amp。 電容存在自身漏電流，但 主要能量是通過(guò) R1和 R2以 熱的形式呈現(xiàn)。 雖然 20mA電流可驅(qū)動(dòng)繼電器，由于繼電器在通 /斷瞬間，此時(shí)由繼電器線圈所產(chǎn)生的瞬態(tài)反向電動(dòng)勢(shì) 比電源電壓高 10倍以上 的，如此高的反向電動(dòng)勢(shì)對(duì) I/O端口是致命的。 V = L 設(shè)： L=10mH， di = 100mA， dt = 10μS 當(dāng)繼電器線圈在瞬間通過(guò)電流時(shí)，所產(chǎn)生反向電動(dòng)勢(shì)的電壓為： V = L = 100V di dt