【正文】 多路模擬開(kāi)關(guān) 的主要用途是把多個(gè)模擬量參數(shù)分時(shí)地送入下游電路，完成多到一的轉(zhuǎn)換。這里就 詳細(xì)說(shuō)明一下放大電路。 調(diào) 理 電 路調(diào) 理 電 路調(diào) 理 電 路采 樣 保 持采 樣 保 持采 樣 保 持A / D 轉(zhuǎn) 換 器A / D 轉(zhuǎn) 換 器A / D 轉(zhuǎn) 換 器F P G A 圖 分散采集式結(jié)構(gòu) 結(jié)合 實(shí)際情況 ，考慮開(kāi)發(fā)的難易也為了節(jié)省硬件資源，最后測(cè)量通道選取多路分時(shí)采集分時(shí)輸入。 模擬多路切換器調(diào) 理 電 路調(diào) 理 電 路調(diào) 理 電 路采 樣保 持A / D 轉(zhuǎn)換 器F P G A 圖 多路分時(shí)采集分時(shí)輸入結(jié)構(gòu) 而如下圖 多路同步采集 分時(shí)輸入結(jié)構(gòu)，能滿足對(duì)信號(hào)的同步采集。由于是多路信號(hào)采集，那么采樣保持器和 A/D 轉(zhuǎn)換器是共用同一套還是每一路信號(hào)一套，所以可分為集中式和分散式 [9]。%FS； 重復(fù)性 177。3mV； 滿量程輸出 VFS=100mV177。其 壓力傳感器種類有：水壓傳感器，水壓測(cè)控傳感器，水壓變送器，水壓測(cè)控變送器，水壓測(cè)控儀器，水管水壓傳感器，水管水壓測(cè)控傳感器，水管水壓變送器，水管水壓測(cè)控變送器，管道水壓傳感器，管道水壓測(cè)控傳感器，管道水 壓變送器，管道水壓測(cè)控變送器壓力傳感器。 長(zhǎng)期穩(wěn)定性能： ％ FS／年 。 環(huán)境溫度：常溫（ 20～ 85℃ ） 。 綜合精度： ％ FS、 ％ FS、 ％ FS、 ％ FS。 所以壓力傳感器就選取 佛山市浩捷電子儀器有限公司 的 PTJ204 壓力傳感器／變送器 。 壓阻效應(yīng) ： 當(dāng)力作用于硅晶體時(shí)，晶體的晶格產(chǎn)生變形 ,使載流子從一個(gè)能谷向另一個(gè)能谷散射 ,引起載流子的遷移率發(fā)生變化，擾動(dòng)了載流子縱向和橫向的平均量，從而使硅的電阻率發(fā)生變化。要獲得高分辨率的溫度測(cè)量結(jié)果，首先可用 DS18B20 提供的讀暫存寄存器指令（ BEH）讀出以 ℃為分辨率的溫度測(cè)量結(jié)果，然后切去測(cè)量結(jié)果中最低有效位（ LSB），得到所測(cè)實(shí)際溫度整數(shù)部分 “ T 整數(shù) ” ，然后再用 BEH 指令讀取計(jì)數(shù) 器 1 的計(jì)數(shù)余值（即 M 剩余 ）和每度計(jì)數(shù)值（ M 每度 ），考慮到 DS18B20 測(cè)量溫度的整數(shù)部分以 ℃、 ℃為進(jìn)位界限的關(guān)系 。當(dāng)計(jì)數(shù)器 1 的預(yù)置值減到 0 時(shí)，溫度寄存器的值將加 1，計(jì)數(shù)器 1 的預(yù)置將重新被裝入，計(jì)數(shù)器 1 重新開(kāi)始對(duì)低溫系數(shù)晶振產(chǎn)生的脈沖信號(hào)進(jìn)行計(jì)數(shù)。 高速存儲(chǔ)器是一個(gè) 9 字節(jié)的存儲(chǔ)器，開(kāi)始兩個(gè)字節(jié)包含被測(cè)溫度的數(shù)字量信息；第3~5 字節(jié)分別是 TH、 TL、配置寄存器的臨時(shí)拷貝，每一次上電復(fù)位時(shí)被刷新；第 6 字節(jié)未用，表現(xiàn)為全邏輯 1；第 8 字節(jié)位計(jì)數(shù)剩余值和每度計(jì)數(shù)值；第 9 字節(jié)讀出是前面所有 8 字節(jié)的 CRC 碼，可用來(lái)保證通信正確。高低溫報(bào)警觸發(fā)器 TH 和 TL、配置寄存器均由一個(gè)字節(jié)的E2PROM 組成，使用一個(gè)存儲(chǔ)器的功能命令可對(duì) TH、 TL 或配置急寄存器寫入。 溫度傳感器可完成對(duì)溫度的測(cè)量，用 16 位符號(hào)擴(kuò)展的二進(jìn)制補(bǔ)碼讀數(shù)形式提供，以 ℃ /LSB 形式表達(dá) 。 DS18B20 主要有四部分組成： 64 位光刻 ROM、溫度傳感器、非揮發(fā)的溫度報(bào)警觸發(fā)裝器 TH 和 TL、配置寄存器。還有線性范圍、穩(wěn)定性也得考慮，精度也是傳感器的一個(gè)重要的性能指標(biāo)，選取要能滿足測(cè) 量 要 求 的精度等級(jí)即可 [9]。分辨率與傳感器的穩(wěn)定性有負(fù)相相關(guān)性 ，且直接影響精度。當(dāng)輸入變化值未超過(guò)某一數(shù)值時(shí)，傳感器的輸出不會(huì)發(fā)生變化，即傳感器對(duì)此輸入量的變化是分辨不出來(lái) 的。 漂移：傳感器的漂移是指在輸入量不變的情況下，傳感器輸出量隨著時(shí)間變化，次現(xiàn)象稱為漂移。提高靈敏度，可得到較高的測(cè)量精度。因?yàn)橹挥徐`敏度高時(shí)與被測(cè)量變化對(duì)應(yīng)的輸出信號(hào)的值才會(huì)比較大，有利于信號(hào)的處理。在實(shí)際工作中，為使儀表具有均勻刻度的讀數(shù)，常用一條擬合直線近似地代表實(shí)際的特性曲線、線性度（非線性誤差）就是這個(gè)近似程度的一個(gè)性能指標(biāo)。 如：線性度、靈敏度、遲滯、漂移、頻率響應(yīng)等。 (1) 根據(jù)測(cè)量對(duì)象與測(cè)量環(huán)境確定傳感器的類型 。使用混合工藝時(shí)，同樣可將部分電路制造在此基板上 ； 厚膜傳感器是利用相應(yīng)材料的漿料，涂覆在陶瓷基片上制成的，基 片通常是 AL203 制成的，然后進(jìn)行熱處理，使厚膜成形 ； 陶瓷傳感器采用標(biāo)準(zhǔn)的陶瓷工藝或其某種變種工藝 (溶膠 凝膠等 )生產(chǎn)。 按照其制造工藝，可以將傳感器區(qū)分為集成傳感器 ， 薄膜傳感器 ， 厚膜傳感器陶瓷傳感器 ?；瘜W(xué)傳感器包括那些以化學(xué)吸附、電化學(xué)反應(yīng)等現(xiàn)象為因果關(guān)系的傳感器，被測(cè)信號(hào)量的微小變化也將轉(zhuǎn)換成電信號(hào) 。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（畢業(yè)論文） 12 敏 感 元 件 轉(zhuǎn) 換 元 件 轉(zhuǎn) 換 電 路被 測(cè) 量電 量 圖 傳感器 組成框圖 然而傳感器是一門密集型技術(shù)，其原理各種個(gè)各樣，它與許多學(xué)科有關(guān)，種類繁多，分類方法也很多，目前廣泛采用的分類方法有如下幾種。 INPUT/GCLK1， INPUT/GCLRn， INPUT/OE1，INPUT/OE2 是全局時(shí)鐘、清零和輸出使能信號(hào)，這幾個(gè)信號(hào)有專用連線與器件中每個(gè)宏單元相連，信號(hào)到每個(gè)宏單元的延時(shí)相同并且延時(shí)最短 [21]。由于具有高達(dá) 250000 的門單元， FLEX10K 系列提供了密度、速度和集成整個(gè)系統(tǒng)。其組成部分主要有可編程輸入 /輸出單元、基本可編程邏輯單元、內(nèi)嵌 SRAM、豐富的 布線資源、底層嵌入功能單元、內(nèi)嵌專用單元等 [8]。當(dāng)用戶通過(guò)原理圖或 HDL 語(yǔ)言描述了一個(gè)邏輯電路以后， CPLD/FPGA 開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能結(jié)果，并把真值表 (即結(jié)果 )事先寫入 RAM，這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可。內(nèi)嵌專用硬核是相對(duì)于前面的“底層嵌入功能單元”而言，不為大多數(shù) FPGA 所包含的硬核?？伸`活的配置為單口 RAM ( SinglePort RAM, SPRAM )、雙口 RAM (Double Port RAM， DPRAM)、偽雙口 RAM ( PseudoDPRAM )， CAM ( Content Addressable Memory)和 FIFO ( First In First Out)等常用結(jié)構(gòu) [22]。目前大多數(shù) FPGA的 I/O 單元被設(shè)計(jì)為可編程式，即通過(guò)軟件的靈活設(shè)置，可以匹配不同的電氣標(biāo)準(zhǔn)與 I/O物理特性。 在與上位機(jī)的通信中該系統(tǒng)用的是通用異步通信（ UART）， 對(duì)于本設(shè)計(jì)來(lái)說(shuō)，實(shí)時(shí)存儲(chǔ)的數(shù)據(jù) 量不大，所以傳輸速度要求并不高， 況且 UART 接線簡(jiǎn)單穩(wěn)定性好，編程也易實(shí)現(xiàn) 。 針對(duì)不同傳感器對(duì) 調(diào)理電路 要求不一樣 ，本系統(tǒng) 也為選擇的壓力和液位傳感器設(shè)計(jì) 調(diào)理 電路，并將在在后續(xù)的章節(jié)中 介紹。 測(cè)量通道。 控制器。系統(tǒng)的采集信號(hào)詳細(xì)信息如表 所示。但在實(shí)際數(shù)據(jù)內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（畢業(yè)論文） 7 采集系統(tǒng)中，采樣的頻率一般是幾倍、十幾倍或幾十倍于 截止頻率。 自 然界中，需要獲取的信號(hào)絕大部分是時(shí)間上和幅值上連續(xù)變化的模擬量，而機(jī)器能識(shí)別的信號(hào) 是離散的數(shù)字量，于是很自然就牽涉到信號(hào)的提取和轉(zhuǎn)換。信息的傳遞要伴隨能量的傳遞，信息在傳遞過(guò)程中的物理表現(xiàn)形式就是信號(hào) “ 00~11” 。 信息論基礎(chǔ) 。它們各自的特點(diǎn)如下：標(biāo)準(zhǔn)串行口或并行口應(yīng)用開(kāi)發(fā)比較簡(jiǎn)單，即硬件電路和編程簡(jiǎn)單但是數(shù)據(jù)傳輸速率較低； PCI 總線數(shù)據(jù)傳輸速率高，可以達(dá)到IGbps， 但是硬件設(shè)計(jì)和驅(qū)動(dòng)開(kāi)發(fā)難度較大， PCI 卡的尺寸面積限制了 I/O 接口的擴(kuò)展，不能在筆記本電腦或便攜式 PC 上安裝，而且驅(qū)動(dòng)程序安裝使用不方便；目前流行的內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（畢業(yè)論文） 6 傳輸協(xié)議的傳輸速率最高 可 達(dá) 480Mbps，而且其接口簡(jiǎn)單、便攜、可熱插拔的優(yōu)點(diǎn) 然而用硬件描述語(yǔ)言來(lái)開(kāi)發(fā)的難度太大 。利用 EDA 工具進(jìn)行設(shè)計(jì)、 綜合和驗(yàn)證，加速了設(shè)計(jì)過(guò)程，降低了開(kāi)發(fā)風(fēng)險(xiǎn)，縮短了開(kāi)發(fā)周期，效率高，而且更能適應(yīng)市場(chǎng)。 DSP 雖然運(yùn)算速度快，擅長(zhǎng)處理密集的乘加運(yùn)算，但很難完成外圍的復(fù)雜硬件邏輯控制 [5]。這 需要結(jié)合各個(gè)模擬傳感器輸出的信號(hào)的特點(diǎn)和系統(tǒng)各項(xiàng)指標(biāo)選擇合適的調(diào)理電路、 A/D 轉(zhuǎn)換 、信號(hào)處理器和顯示模塊等。第 5 章 ，主要講 系統(tǒng)調(diào) 試 ，記錄了程序 下載和調(diào)試的過(guò)程及 結(jié)果 ，并作了簡(jiǎn)單分析 。第 2 章 ，通過(guò)對(duì)信號(hào)采集和 處理中涉及的信號(hào)、測(cè)量控制通道、通信接口等各部分綜合分析，確定本系統(tǒng)的總體方案，并給出系統(tǒng)總體結(jié)構(gòu)框圖 ， 為后續(xù)設(shè)計(jì)做準(zhǔn)備。 那么采 樣保持選用的通用型器件 LF398，其響應(yīng)速度快精度高， A/D 轉(zhuǎn)換器則采用 TLC5510 高速轉(zhuǎn)換器 為 8 位輸出， 而數(shù)字信號(hào)則直接讀入 FPGA 經(jīng)處理 輸出到 LCD1602 上顯示，并保存到上位機(jī)上。 工作原理 ： 系統(tǒng) 在軟件的支持下 通過(guò) FPGA 的 I/O 口產(chǎn)生譯碼地址 來(lái)控制多路模擬開(kāi)關(guān) 按一定的時(shí)間周期選通電路 出入信號(hào) ， 并用 周期 更長(zhǎng)的時(shí)鐘來(lái)控制 采樣保持器和A/D 轉(zhuǎn)換器， 以實(shí)現(xiàn) 循環(huán)讀入數(shù)據(jù)并且實(shí)時(shí)顯示數(shù)據(jù)（ 該系統(tǒng) 借助 LCD），最后通過(guò)通用異步收發(fā)器 UART（ Universal Asynchronous Receiver Transmitter） 往 PC 機(jī) 實(shí)時(shí)存入數(shù)據(jù)，且 要求歷史數(shù)據(jù) 可 被查詢 。我國(guó)的 FPGA 技術(shù)起步相對(duì)較晚，但進(jìn)入 21 世紀(jì)后 ,發(fā)展非常迅速。而且由于 FPGA 芯片生 產(chǎn)廠商對(duì)本廠生產(chǎn)芯片性能上的了解 ， 設(shè)計(jì)的處理器可以最大限度的發(fā)揮芯片的性能。用 FPGA 實(shí)現(xiàn) 32 階 8 位 FIR 濾波器的處理速度為 105MSPS 時(shí)，用 DSP 芯片實(shí)現(xiàn)的濾波器要達(dá)到相當(dāng)速度，則需要指令執(zhí)行速度為3360MIPS。 以對(duì) A/D 進(jìn)行數(shù)據(jù)采樣控制為例，采樣周期包括對(duì) A/D 工作時(shí)序的控制和將每一次獲得的數(shù)據(jù)存入 RAM(或 FIFO)中。 然而相對(duì)高速 且 性能能 良 好的 FPGA， 則無(wú)論是單片機(jī)或是 DSP 都有一些不足。所以借做多路數(shù)據(jù)采集器的系統(tǒng)設(shè)計(jì)的機(jī)會(huì)，選擇 FPGA 作為控制器，并借此機(jī)會(huì)來(lái)系統(tǒng)地學(xué)習(xí)、學(xué)好 FPGA。單片機(jī)程序是串行執(zhí)行的，執(zhí)行完一條才能執(zhí)行下一條，在處理突發(fā)事件時(shí)只能調(diào)用有限的中斷資源，而 FPGA不同邏輯可以并行執(zhí)行，可以同時(shí)處理不同的任務(wù)，這就使得 FPGA 工作更有效率。 FPGA 管腳多，容易實(shí)現(xiàn)大規(guī)模系統(tǒng) ?？删幊踢壿嬈骷⒗^續(xù)向著更高密度和更大容量方向邁進(jìn) [1]。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開(kāi)發(fā)平臺(tái)，經(jīng)過(guò)設(shè)計(jì)輸入、仿真、測(cè)試和驗(yàn)證，實(shí)現(xiàn)預(yù)期的結(jié)果。 20 世紀(jì) 80 年代起步的 FPGA(Field Programmable Gate Array)，現(xiàn)場(chǎng)可編程門陣列 )技術(shù)近年來(lái)發(fā)展非常迅速，并廣泛應(yīng)用于通信、自動(dòng)控制、儀器儀表、信息處理等諸多領(lǐng)域 [1]。在硬件方面，介紹了傳感器、測(cè)量通道、 FPGA 芯片的結(jié)構(gòu)原理 和性能。 本文試圖設(shè)計(jì)一種多 路的基于 FPGA 的信號(hào)采集器。然而，自然中的信號(hào)各種各樣， 環(huán)境復(fù)雜 ，并且控制器對(duì)信號(hào)的要求亦各不相同，這些都使得信號(hào)采集一直以來(lái)都是技術(shù)難點(diǎn)。 本文首先介紹了信號(hào)采集技術(shù)的最新動(dòng)態(tài)， 然后比較傳統(tǒng)的器件提出系統(tǒng)的總體方案設(shè)計(jì)。 關(guān)鍵詞： 多路 信號(hào) 采集； FPGA； A/D 轉(zhuǎn)換； VHDL 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（畢業(yè)論文） II The Design of Mutichannel Signal Collector based on FPGA Abstract Signal acquisition is the hub between the signal and the controller, The quality of the signal collected and the speed will seriously affect the quality , there are various signal in nature, plex environment, and demanding control of the signal varies, All makes signal acquisition has been the technical difficulties. This paper attempts to design a multi、 FPGAbased signal acquisition device. With traditional data acquisition system to a microcontroller or DSP as a controller, FPGA has high integration, the strong ability to achieve logic,fast and good design flexibility and so on. Especially in the parallel signal processing advantages than the DSP. In signal processing, often require multiple signal acquisition an