cmos集成電路工藝流程(文件)
【正文】 00)襯底硅， P+ – 減 小襯底電阻，提高抗 CMOS閂鎖效應(yīng)能力 ? 外 延生長 – 在襯底上生長一層輕摻雜 P型外延層， P – 厚 度 5~10um – 可以比 CZ硅更精確的控制外延層的電學(xué)特性，從而更好的控制器件參數(shù) 襯底 材料 4 ? N阱擴(kuò)散 – 熱氧化 – N阱掩模板光刻氧化層 – 磷離子注入 – 高溫推進(jìn)，同時(shí)形成緩沖氧化層 ? N阱工藝 – 能夠提供性能稍好的 NMOS晶體管，并允許襯底接地 N阱擴(kuò)散 5 ? 反型槽工藝 – 淀積氮化硅 – 反 型槽掩模板光刻氮化硅 – 刻 蝕場區(qū)氮化硅 反型槽 6 溝道終止注入 7 ? LOCOS氧化 ? 刻 蝕去除氮化硅 ? 去 除緩沖氧化層 ? 生 長虛擬氧化層 LOCOS工藝和虛擬柵氧化 8 ? 閾值調(diào)整 – 硼注入調(diào)整閾值電壓 – 剝 除虛擬柵氧化層 ? 柵氧化層 – 干氧法 – 氧化過 程很短，柵氧化層很薄 閾值調(diào)整和柵氧化層生長 9 ? 本征多晶硅淀積 ? 多晶硅掩模光刻、多 晶 硅層刻蝕 ? 多晶硅重?fù)诫s磷（淀積、注入） 多晶硅淀積和光刻 10 ? NSD/PSD掩模板光刻 ? 通過暴露的柵氧化注入雜質(zhì) – 多晶硅柵作為源 /漏自對準(zhǔn)注入的掩模板 ? 去 除光刻膠 ? 短 暫退火，激活注入雜質(zhì) 源 /漏注入 11 ? 接觸 – 淀積多層氧化物 (MLO) – 接觸掩模光刻、刻蝕接觸孔區(qū)域 – 重?fù)?雜區(qū)域可以形成歐姆接觸 ? 金屬 化 – 接觸 孔硅
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1