cpld第3章(文件)
【正文】 少的邏輯資源得到盡可能快的工作速度。 53數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用圖 MAX 7000S／ E器件共享擴展項 54數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 2)并聯(lián)擴展項 并聯(lián)擴展項是宏單元中沒有使用的乘積項，這些乘積項可以分配給相臨的宏單元，以實現(xiàn)高速的、復雜的邏輯功能。 所有 MAX 7000S／ E器件的專用輸入、I／ O和宏單元輸出均饋送到 PIA， PIA再將這些信號送到這些器件內(nèi)的各個地方。 所有 I／ O引腳都有一個三態(tài)緩沖器，它由全局輸出使能信號中的一個控制，或者把使能端直接連接到地(GND)或電源 (VCC)上。59數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用圖 MAX 7000S／ E器件 I／ 0控制塊 60數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用61數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用芯片封裝BGA封裝 CLCC封裝CPGA PLCC JLCCFBGA封裝62數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用DIP FDIP封裝 PCDIP PQFP LCC LDCC 63數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用HSOP28 ITO220ITO3pFTO220封裝Flat Pack封裝 LGA 64數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用LQFP PQFP PGAPlastic Pin Grid Array 65數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用LQFP 100L METAL QUAD 100L PQFP 100L QFPQuad Flat Package 66數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用SOT223SOT223 SOT23 SOT220 SOT23/SOT323 SOT25/SOT353 67數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用SOT26/SOT363 SOT343 SOT523 SOT89 TO263/TO268 SC70 5L68數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用SO SOJ 32L SOP SSOP TSOPTSSOP 69數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH。此時， I／ 0引腳可用做專用輸入引腳。57數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用圖 MAX7000S/E器件 PIA結(jié)構(gòu) PIA消除了信號之間的延遲偏移，使得時間性能更容易預測。 55數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 圖 MAX 7000S／ E器件并聯(lián)擴展項 56數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 (PIA) 通過在可編程連線陣列 (PlA)上布線，把各個 LAB相互連接而構(gòu)成所需的邏輯。共享擴展項就是由每個宏單元提供一個未投入使用的乘積項，并將它們反相后反饋到邏輯陣列中，以便于集中使用。 ③ 乘積項時鐘 ：在這種方式下，寄存器由來自隱埋的宏單元或 I／ O引腳的信號進行時鐘控制。 每個宏單元寄存器也可以被旁路掉，以實現(xiàn)組合邏輯工作方式。48數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 兩種擴展乘積項可用來補充宏單元的邏輯資源： ① 共享 擴展項：反饋到邏輯陣列的反向乘積項。每個宏單元由邏輯陣列、乘積項選擇矩陣和可編程寄存器 等三個功能塊組成。 每個 LAB包括以下輸入信號： ① 來自 PIA的 36個通用邏輯輸入信號。 它們即可用作通用輸入，也可作為每個宏單元和 I／ O引腳的高速、全局控制信號。 100 104 124 68 84 84 84 68 68 64 MAX 7000也提供了一個旨在減小輸出緩沖器壓擺率的配置項，以降低沒有速度要求的信號狀態(tài)切換時的瞬態(tài)噪聲。 ⑥ MAX7000系列器件由 Quartus和MAX+PLUSⅡ 開發(fā)系統(tǒng)支持。 MAX 7000有多種封裝類型，包括 PLCC、 PGA、 PQFP、 RQFP和 TQFP等。 MAX 7000S器件除了具備 MAX 7000E的增強特性之外，還具有 JTAG BST邊界掃描測試、 ISP在系統(tǒng)可編程和漏極開路輸出控制等特性。 MAX 7000器件提供多達 5000個可用門和在系統(tǒng)可編程 (ISP)功能，其引腳到引腳延時快達 5ns，計數(shù)器頻率高達 。 該系列具有獨特的 “0”功耗 (ZeroPower)模式，維持狀態(tài)的電流只有微安量級，這對于低功耗的應(yīng)用非常理想。 MAX 3000A器件提供 JTAG BST回路和 ISP支持，工業(yè)標準四引腳 JTAG接口實現(xiàn)在線編程。由于該系列器件已很成熟，加之 Altera公司對其不斷改進和采用更先進的工藝，使得 MAX 5000器件每個宏單元的價格接近于大批量生產(chǎn)的 ASIC和門陣列。 MAX 7000還具有可編程壓擺率控制、六
法律信息相關(guān)推薦
鄂ICP備17016276號-1