cpld第3章-免費閱讀
【正文】 當三態(tài)緩沖器的控制端接地 (GND)時，輸出為高阻態(tài)。并聯(lián)擴展項允許多達 20個乘積項直接饋送到宏單元的 “或 ”邏輯中，其中五個乘積項由宏單元本身提供，另 15個并聯(lián)擴展項由該 LAB中臨近的宏單元提供。 ② 帶有高電平有效的時鐘使能的全局時鐘 ：這種方式為每個寄存器提供使能信號，仍能達到全局時鐘的快速時鐘到輸出的性能。乘積項選擇矩陣把這些乘積項分配到 “或 ”門和 “異或 ”門作為基本邏輯輸入，以實現(xiàn)組合邏輯功能；或者把這些乘積項作為宏單元的輔助輸入實現(xiàn)寄存器清除、預置、時鐘和時鐘使能等控制功能。 PIA即全局總線，由所有的專用輸入、 I／ O引腳以及宏單元饋給信號。 44 管腳 TQFP 36 36 速度／功耗優(yōu)化特性允許設計者把一個或多個宏單元配置在 50％或更低的功耗下而僅增加了一個微小的延遲。 MAX 7000在速度、密度和 I／O資源方面可與通用的掩膜式門陣列相媲美，可以用作門陣列的樣片設計。 MAX 7000系列器件 MAX 7000 器件性能特點 : 31數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用MAX 7000 系列：高性能 CPLD ① MAX 7000器件是基于 Altera公司第二代MAX結構，采用先進的 CMOS EEPROM技術制造的。 MAX 3000A器件具有多個系統(tǒng)時鐘，還具有可編程的速度／功耗控制功能。26數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 因為大多數(shù)邏輯應用中只要求小部分邏輯門工作在上限頻率上，所以使用這一特性，可使器件整體能耗減少50％以上。 MAX 9000器件適用于用 PLD的高性能和ISP的靈活性進行門陣列設計的場合。該器件采用OptiFLEX結構，它由許多含有一個 4輸入查找表、一個寄存器以及作為進位鏈和級聯(lián)鏈功能的專用通道的邏輯單元 (LE)組成。用 FLEX l0KE設計的 PCI比用 FLEX l0KA所設計的平均要快 20％～ 30％。 FLEX l0K的高密度和易于在設計中實現(xiàn)復雜宏函數(shù)與存儲器，因此可以適應系統(tǒng)級設計的需求。12數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用l 低成本 FPGA： Cyclone II, Cyclonel高密度 FPGA： Stratix II, Stratix, Stratix GXl結構化 ASIC： Hardcopy II， Hardcopy Stratix， Hardcopy APEX13數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 FLEX器件采用 查找表 (LUT)結構來實現(xiàn)邏輯功能， MAX和 Classic器件采用 乘積項(Produc Term／ PT)結構來實現(xiàn)邏輯功能，而 APEX器件采用集 LUT、 PT和存儲于一體的多核結構來實現(xiàn)邏輯功能。 Altera的 PLD的成本與門陣列相當。此外，對現(xiàn)有的設計也經(jīng)常進行二次開發(fā)。高邏輯集成度的 CPLD為上述要求提供了很好的解決方案。User Flash Memory BlockConfiguration Flash Memory BlockJTAGCommands9數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 5. 兆 (Mega)功能模塊 Altera的 CPLD高達 100萬門的集成度，使得在單個可編程器件中實現(xiàn)一個完整的數(shù)字系統(tǒng)成為可能。每種器件系列針對具體的應用都有各自的特點。 每個 FLEX l0K器件都包含一個嵌入式陣列，它為設計者提供了有效的嵌入式門陣列和靈活的可編程邏輯。21數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 4. FLEX 8000系列 FLEX 8000系列適合于需要大量寄存器和 I／O引腳的應用系統(tǒng)。每 10個 LE組成一個邏輯陣列塊 (LAB)。 24數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 7. MAX 7000系列 MAX 7000系列是 Altera公司速度最快的可編程器件，其集成度 (包括 MAX 7000E、 MAX 7000S和 MAX 7000A器件 )為 600～ 10000可用門、 32～ 256個宏單元及 36～ 212個用戶 I／ O引腳。 MAX 7000還具有可編程壓擺率控制、六個引腳或邏輯驅動輸出使能信號、快速建立時間的輸入寄存器、多電壓 I／ O接口能力和擴展乘積項分布可配置等結構特性。 MAX 3000A器件提供 JTAG BST回路和 ISP支持，工業(yè)標準四引腳 JTAG接口實現(xiàn)在線編程。 MAX 7000器件提供多達 5000個可用門和在系統(tǒng)可編程 (ISP)功能，其引腳到引腳延時快達 5ns，計數(shù)器頻率高達 。 MAX 7000有多種封裝類型，包括 PLCC、 PGA、 PQFP、 RQFP和 TQFP等。 MAX 7000也提供了一個旨在減小輸出緩沖器壓擺率的配置項，以降低沒有速度要求的信號狀態(tài)切換時的瞬態(tài)噪聲。 84 100 104 124 每個 LAB包括以下輸入信號： ① 來自 PIA的 36個通用邏輯輸入信號。48數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應
法律信息相關推薦
鄂ICP備17016276號-1