cpld第3章-全文預(yù)覽
【正文】 個(gè)引腳或邏輯驅(qū)動輸出使能信號、快速建立時(shí)間的輸入寄存器、多電壓 I／ O接口能力和擴(kuò)展乘積項(xiàng)分布可配置等結(jié)構(gòu)特性。MAX 7000S器件也具有 MAX 7000E器件的增強(qiáng)特性，且支持 JTAG的邊界掃描測試(BST)回路和 ISP。 24數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 7. MAX 7000系列 MAX 7000系列是 Altera公司速度最快的可編程器件，其集成度 (包括 MAX 7000E、 MAX 7000S和 MAX 7000A器件 )為 600～ 10000可用門、 32～ 256個(gè)宏單元及 36～ 212個(gè)用戶 I／ O引腳。23數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 6. MAX 9000系列 MAX 9000系列把 MAX 7000的高效宏單元結(jié)構(gòu)與 FLEX的高性能、延遲可預(yù)測的快速通道(Fast Track)互連結(jié)構(gòu)結(jié)合在一體，適用于系統(tǒng)級功能集成。每 10個(gè) LE組成一個(gè)邏輯陣列塊 (LAB)。這些特點(diǎn)和其高性能飛速度可預(yù)測的互連方式，使得FLEX 8000像基于乘積項(xiàng)結(jié)構(gòu)的器件一樣容易使用。21數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 4. FLEX 8000系列 FLEX 8000系列適合于需要大量寄存器和 I／O引腳的應(yīng)用系統(tǒng)。20數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 FLEX l0K還具有多個(gè)低失真時(shí)鐘、時(shí)鐘鎖定和時(shí)鐘自舉鎖相環(huán) (PLL)電路以及內(nèi)部三態(tài)總線等特性。 每個(gè) FLEX l0K器件都包含一個(gè)嵌入式陣列，它為設(shè)計(jì)者提供了有效的嵌入式門陣列和靈活的可編程邏輯。APEX 20K17數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用2. ACEX lK系列 ACEX lK系列是 Altera最新推出的基于查找表結(jié)構(gòu)的 CPLD，具有高性能、低價(jià)格特性。每種器件系列針對具體的應(yīng)用都有各自的特點(diǎn)。10數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 (ISP) Altera器件的在系統(tǒng)可編程性 (ISP)提高了設(shè)計(jì)靈活性，簡化了樣品制做過程及流水線生產(chǎn)過程，并且可以對產(chǎn)品進(jìn)行快速而有效的現(xiàn)場升級。User Flash Memory BlockConfiguration Flash Memory BlockJTAGCommands9數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 5. 兆 (Mega)功能模塊 Altera的 CPLD高達(dá) 100萬門的集成度，使得在單個(gè)可編程器件中實(shí)現(xiàn)一個(gè)完整的數(shù)字系統(tǒng)成為可能。圖 MAX+PLUSⅡ 環(huán)境下的一個(gè)典型的 PLD開發(fā)周期圖。高邏輯集成度的 CPLD為上述要求提供了很好的解決方案。1數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 綜述綜述 MAX 7000系列器件系列器件 第 3章 Altera可編程邏輯器件 MAX II系列器件系列器件 FLEX架構(gòu)及器件架構(gòu)及器件 APEX架構(gòu)及器件架構(gòu)及器件 Cyclone架構(gòu)及器件架構(gòu)及器件 Stratix架構(gòu)及器件架構(gòu)及器件 2數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用3數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 Altera器件性能特點(diǎn) 高性能 Altera器件采用先進(jìn)的 CMOS技術(shù)，具有非常低的功耗和相當(dāng)高的速度；采用連續(xù)式互連結(jié)構(gòu)，在整個(gè)芯片內(nèi)提供快速、連續(xù)的信號延時(shí)；對芯片內(nèi)部的專業(yè)化改進(jìn)也增強(qiáng)了系統(tǒng)性能。此外，對現(xiàn)有的設(shè)計(jì)也經(jīng)常進(jìn)行二次開發(fā)。使用 Quartus或MAX+PLUSⅡ 軟件設(shè)計(jì)項(xiàng)目、處理、檢驗(yàn)以及對器件編程一共只需幾小時(shí)。 Altera的 PLD的成本與門陣列相當(dāng)。兆功能可以實(shí)現(xiàn)總線協(xié)議 (PCI總線 )、DSP、圖像處理、高速網(wǎng)絡(luò) (包括異步傳輸方式(ATM))、微處理器及微型外設(shè)等。12數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用l 低成本 FPGA： Cyclone II, Cyclonel高密度 FPGA： Stratix II, Stratix, Stratix GXl結(jié)構(gòu)化 ASIC： Hardcopy II， Hardcopy Stratix， Hardcopy APEX13數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 FLEX器件采用 查找表 (LUT)結(jié)構(gòu)來實(shí)現(xiàn)邏輯功能， MAX和 Classic器件采用 乘積項(xiàng)(Produc Term／ PT)結(jié)構(gòu)來實(shí)現(xiàn)邏輯功能，而 APEX器件采用集 LUT、 PT和存儲于一體的多核結(jié)構(gòu)來實(shí)現(xiàn)邏輯功能。Altera的第四代可編程邏輯器件開發(fā)工具軟件 Quartus支持APEX 20K系列器件。 FLEX l0K的高密度和易于在設(shè)計(jì)中實(shí)現(xiàn)復(fù)雜宏函數(shù)與存儲器，因此可以適應(yīng)系統(tǒng)級設(shè)計(jì)的需求。 FLEX l0K器件也 提供多電壓(Multivolt)I／ O接口，它允許器件橋接在以不同電壓工作的系統(tǒng)中。用 FLEX l0KE設(shè)計(jì)的 PCI比用 FLEX l0KA所設(shè)計(jì)的平均要快 20％～ 30％。 FLEX 8000還提供了多電壓 I／ O接口，允許器件橋接在以不
法律信息相關(guān)推薦
鄂ICP備17016276號-1