【正文】 行 輸 出3Q Q1ID串行輸入串行輸出2D 3D當 S=1時 ， D0=DSR、 D1=Q0、 D2=Q D3=Q2， 實現(xiàn)右移操作； 其中 ， DSR為右移串行輸入端 ， DSL為左移串行輸入端 ?！?∧R1DC11FFQamp。 DSL 和 DSR分別是左移和右移串行輸入 。 0Q1QS3D2D1D0D2Q3Q74194 SR DCP∧DSLSRD011 110 0 0S T A R T0Q310 00Q01 00Q2Q00 10100 012．扭環(huán)形計數(shù)器 為了增加有效計數(shù)狀態(tài) ， 擴大計數(shù)器的模 ， 可用扭環(huán)形計數(shù)器 。 （ 1） 根據(jù)設計要求 ， 設定狀態(tài) ， 導出對應狀態(tài)圖或狀態(tài)表 。 （ 5） 根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能 ， 導出待設計電路的輸出方程和驅(qū)動方程 。 (1）根據(jù)設計要求，設定狀態(tài)， 畫出狀態(tài)轉換圖。 （ 4） 求各觸發(fā)器的驅(qū)動方程和進位輸出方程 。2 Q0Q Q1CPY進位輸出利用邏輯分析的方法畫出電路完整的狀態(tài)圖。 S0—— 初始狀態(tài)或沒有收到 1時的狀態(tài)； 例 設計一個串行數(shù)據(jù)檢測器 。 （ 3）狀態(tài)化簡。 （ 5） 選擇觸發(fā)器 。 由輸出卡諾圖可得電路的輸出方程： 根據(jù)次態(tài)卡諾圖和 D觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾圖： 由各 驅(qū)動卡諾圖可得電路的驅(qū)動方程： 0Q0n101 1000D0D=0100n1Q111QnX01 1X1Q1100 10X0n010010Q0nD0 1 1 10D = X（ 7）畫邏輯圖。CPQ1Y amp。 例 設計一個異步 7進制加法計數(shù)器 . （ 2）選擇觸發(fā)器。 ② 觸發(fā)器狀態(tài)不需翻轉時 ， “ 多余的 ” 時鐘信號越少越好 。1用邏輯分析的方法畫出電路完整的狀態(tài)圖 ： （ 6） 檢查能否自啟動 。 因此時序電路中必須含有存儲器件 。 5． 計數(shù)器是一種簡單而又最常用的時序邏輯器件 。 6． 用已有的 M進制集成計數(shù)器產(chǎn)品可以構成 N(任意 )進制的計數(shù)器 。 7． 寄存器也是一種常用的時序邏輯器件 。 2． 描述時序邏輯電路邏輯功能的方法有狀態(tài)轉換真值表 、 狀態(tài)轉換圖和時序圖等 。 所以電路能夠自啟動 。 畫出電路的次態(tài)卡諾圖和 JK觸發(fā)器的驅(qū)動表： Q Q1 0n n2Qn1000 01 11 10001 010 100 011101 110 000根據(jù)次態(tài)卡諾圖和 JK觸發(fā)器的驅(qū)動表可得三個觸發(fā)器各自的驅(qū)動卡諾圖： Q n1Q0n2Qn1J 2 2 =J00 01 11 1010 1nQ12nQ Qn02K K =200 10110101 11nQ112nQ Qn01J01 00 1011010101 1000121 1n01nQ00n1K110 nQ0K =1 + 2QnJ1Q=n0nQ12nQ Qn00J 00 1011010101 100021 11n01nQ0n0K111 11 12n=Q0JK0= 11nQ+0再畫出輸出卡諾圖 ， 得電路的輸出方程： 1001 11Y Q010nn1n200Y =0 0 0 0n2Q10 0Q1n（ 5） 畫邏輯圖 。 （ 3） 求各觸發(fā)器的時鐘方程 ， 即為各 觸發(fā)器選擇時鐘信號 。 （ 1） 根據(jù)設計要求 ， 設定 7個狀態(tài) S0～ S6。 （ 8） 檢查能否自啟動 。 1/00/01/00/00/0X/Y1/1Q1Q000 0111 . 9 . 2 編碼后的狀態(tài)圖（ 6）求出狀態(tài)方程、驅(qū)動方程和輸出方程 。 該電路有 3個狀態(tài) ， 可以用 2位二進制代碼組合 （ 00、 0 11）中的 三個代碼表示 。 當連續(xù)輸入三個 1（ 以及三個以上 1） 時 ， 該電路輸出 Y=1， 否則輸出 Y=0。所以電路能夠自啟動。 Q Q1 0n n2Qn1000 01 11 10001 010 100 011000 根據(jù)次態(tài)卡諾圖和 JK觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾圖： Qn1Q0n2Qn10J200 QnnQ1 02=J00 01 11 1010nQ12nQ Qn02K K =200 10110101 11Q Q1 0n n2Qn1000 01 11 10001 010 100 011000 Q Q1 0n n2Qn1000 01 11 10001 010 100 011000 nQ112nQ Qn01J0 nQ0J =100 1011010101 100021 1n01nQ00n1K110 0n=Q1KnQ12nQ Qn00J 00 1011010101 100021 1n01nQ0n0K111 10 12n=Q0JK0= 1再畫出輸出卡諾圖 可得電路的輸出方程： （ 5） 將各驅(qū)動方程與輸出方程歸納如下： （ 6） 畫邏輯圖 。 S0S1 S 2S3S4（ 3）選擇觸發(fā)器。 （ 7） 檢查電路能否自啟動 。 消去多余的狀態(tài) ， 得簡化狀態(tài)圖 （ 表 ） 。 QD 1SR01 3SQ∧ QSSLD74194DR D DCPQ02D1 D 32010清零Q10000001200000 300111Q1100011111101111 同步時序邏輯電路的設計方法 一、同步時序邏輯電路的設計方法 1． 同步時序邏輯電路的設計步驟 （ 3） 狀態(tài)分配 ， 又稱狀態(tài)編碼 。 0Q1QS3D2D1D0D2Q3Q7419441 2 3 5 6 71516D0D1D2 GNDQ3Q2Q1V c c741948910111214 13R D3D0SQ 0SR DCP∧SLSR01SR SLS1CPD DDD74194的功能表： 四、移位寄存器構成的移位型計數(shù)器 1. 環(huán)形計數(shù)器 環(huán)形計數(shù)器的特點： 電路簡單， N位移位寄存器可以計 N個數(shù)，實現(xiàn)模 N計數(shù)器?！腃1R01DQ≥1111Q Q1302CPCR串行輸入SLD（左移）串行輸入DSR（右移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS= 1： 右移S= 0： 左移并 行 輸 出三、集成移位寄存器 74194 74194為四位雙向移位寄存器 。 RFF∧1DC13Q