【正文】
94(雙向) ① 邏輯圖 圖 74194 ( c )簡化符號(hào) 工作模式控制 左移輸入 并 行 輸 入 異步清“ 0” 時(shí)鐘 右移輸入 并 行 輸 出 2021年 12月 1日星期三 第六章 時(shí)序邏輯電路 14 ② 功能表 0 0 ↑ 1 0 1 1 1 ↑ 1 0 1 左移 0 0 ↑ 0 1 1 1 1 ↑ 0 1 1 右移 0 0 1 0 1 保持 d3 d2 d1 d0 d3 d2 d1 d0 ↑ 1 1 1 并入 0 0 0 0 0 清除 D3 D2 D1 D0 DSL DSR CP M1 M0 CR 功能 Q0 n Q1 n Q2 n Q3 n Q0 n+1 Q1 n+1 Q2 n+1 Q3 n+1 Q0 n Q1 n Q2 n Q0 n Q1 n Q1 n Q1 n Q2 n Q2 n Q2 n Q3 n Q3 n 表 74194的功能表 2021年 12月 1日星期三 第六章 時(shí)序邏輯電路 15 ③ 應(yīng)用舉例 1 2 3 4 5 6ABCD654321DCBAT i t l eN u m b e r R e v i s i o nS i z eBD a t e : 3 1 M a r 2 00 2 S he e t o f F i l e : E : \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a n g H e n g X i n \ M y D e s i g n. dd bD r a w n B y:CRCPDD D D DD0MMSR1 2 3SL01321074194CRCPDD D D DD0MMSR1 2 3SL01321074194CPMMD DCRSR SL01( 1 ) ( 2 )圖 兩片 74194構(gòu)成 8位雙向移存器 a. 74194的擴(kuò)展 2021年 12月 1日星期三 第六章 時(shí)序邏輯電路 16 1 2 3 4 5 6ABCD654321DCBAT i t l eN u m b e r R e v i s i o nS i z eBD a t e : 3 1 M a r 2 00 2 S he e t o f F i l e : E : \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a n g H e n g X i n \ M y D e s i g n. dd bD r a w n B y:串入0D39。3Q39。7Q39。4D39。CRCPDD D D DD0MMSR1 2 3SL01321074194CRCPDD D D DD0MMSR1 2 3SL01321074194CP1( 1 )( 2 )1D39。5D39。串行輸出 啟動(dòng) ※ 并行 → 串行 圖 7位并入 — 串出轉(zhuǎn)換電路 0 0 0 0 0 0 0 0作為標(biāo)志碼 2021年 12月 1日星期三 第六章 時(shí)序邏輯電路 20 啟動(dòng) 工作過程: 置數(shù) 右移 M0M1=10 M0M1=11 結(jié)束 M0M1=11 2021年 12月 1日星期三 第六章 時(shí)序邏輯電路 21 表 7位并入 — 串出轉(zhuǎn)換電路的狀態(tài)轉(zhuǎn)移表 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 準(zhǔn)備并入 1 1 0 1 1 1 1 1 1 CP7↑ 準(zhǔn)備右移 1 0 0 1 1 1 1 1 CP6↑ 準(zhǔn)備右移 1 0 0 1 1 1 1 CP5↑ 準(zhǔn)備右移 1 0 0 1 1 1 CP4↑ 準(zhǔn)備右移 1 0 0 1 1 CP3↑ 準(zhǔn)備右移 1 0 0 1 CP2↑ 準(zhǔn)備右移 1 0 0 CP1↑ 準(zhǔn)備并入 1 1 248。 248。 啟動(dòng) 下一操作 M0 M1 Ⅱ Ⅰ D0 ′ D4 ′ D