第六章時(shí)序邏輯電路(參考版)
2024-08-12 13:24本頁(yè)面
【正文】 6． 用已有的 M進(jìn)制集成計(jì)數(shù)器產(chǎn)品可以構(gòu)成 N(任意 )進(jìn)制的計(jì)數(shù)器 。 7． 寄存器也是一種常用的時(shí)序邏輯器件 。 5． 計(jì)數(shù)器是一種簡(jiǎn)單而又最常用的時(shí)序邏輯器件 。 2． 描述時(shí)序邏輯電路邏輯功能的方法有狀態(tài)轉(zhuǎn)換真值表 、 狀態(tài)轉(zhuǎn)換圖和時(shí)序圖等 。 因此時(shí)序電路中必須含有存儲(chǔ)器件 。 所以電路能夠自啟動(dòng) 。1用邏輯分析的方法畫出電路完整的狀態(tài)圖 ： （ 6） 檢查能否自啟動(dòng) 。 畫出電路的次態(tài)卡諾圖和 JK觸發(fā)器的驅(qū)動(dòng)表： Q Q1 0n n2Qn1000 01 11 10001 010 100 011101 110 000根據(jù)次態(tài)卡諾圖和 JK觸發(fā)器的驅(qū)動(dòng)表可得三個(gè)觸發(fā)器各自的驅(qū)動(dòng)卡諾圖： Q n1Q0n2Qn1J 2 2 =J00 01 11 1010 1nQ12nQ Qn02K K =200 10110101 11nQ112nQ Qn01J01 00 1011010101 1000121 1n01nQ00n1K110 nQ0K =1 + 2QnJ1Q=n0nQ12nQ Qn00J 00 1011010101 100021 11n01nQ0n0K111 11 12n=Q0JK0= 11nQ+0再畫出輸出卡諾圖 ， 得電路的輸出方程： 1001 11Y Q010nn1n200Y =0 0 0 0n2Q10 0Q1n（ 5） 畫邏輯圖 。 ② 觸發(fā)器狀態(tài)不需翻轉(zhuǎn)時(shí) ， “ 多余的 ” 時(shí)鐘信號(hào)越少越好 。 （ 3） 求各觸發(fā)器的時(shí)鐘方程 ， 即為各 觸發(fā)器選擇時(shí)鐘信號(hào) 。 例 設(shè)計(jì)一個(gè)異步 7進(jìn)制加法計(jì)數(shù)器 . （ 2）選擇觸發(fā)器。 （ 1） 根據(jù)設(shè)計(jì)要求 ， 設(shè)定 7個(gè)狀態(tài) S0～ S6。CPQ1Y amp。 （ 8） 檢查能否自啟動(dòng) 。 由輸出卡諾圖可得電路的輸出方程： 根據(jù)次態(tài)卡諾圖和 D觸發(fā)器的驅(qū)動(dòng)表可得各觸發(fā)器的驅(qū)動(dòng)卡諾圖： 由各 驅(qū)動(dòng)卡諾圖可得電路的驅(qū)動(dòng)方程： 0Q0n101 1000D0D=0100n1Q111QnX01 1X1Q1100 10X0n010010Q0nD0 1 1 10D = X（ 7）畫邏輯圖。 1/00/01/00/00/0X/Y1/1Q1Q000 0111 . 9 . 2 編碼后的狀態(tài)圖（ 6）求出狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程 。 （ 5） 選擇觸發(fā)器 。 該電路有 3個(gè)狀態(tài) ， 可以用 2位二進(jìn)制代碼組合 （ 00、 0 11）中的 三個(gè)代碼表示 。 （ 3）狀態(tài)化簡(jiǎn)。 當(dāng)連續(xù)輸入三個(gè) 1（ 以及三個(gè)以上 1） 時(shí) ， 該電路輸出 Y=1， 否則輸出 Y=0。 S0—— 初始狀態(tài)或沒(méi)有收到 1時(shí)的狀態(tài)； 例 設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器 。所以電路能夠自啟動(dòng)。2 Q0Q Q1CPY進(jìn)位輸出利用邏輯分析的方法畫出電路完整的狀態(tài)圖。 Q Q1 0n n2Qn1000 01 11 10001 010 100 011000 根據(jù)次態(tài)卡諾圖和 JK觸發(fā)器的驅(qū)動(dòng)表可得各觸發(fā)器的驅(qū)動(dòng)卡諾圖： Qn1Q0n2Qn10J200 QnnQ1 02=J00 01 11 1010nQ12nQ Qn02K K =200 10110101 11Q Q1 0n n2Qn1000 01 11 10001 010 100 011000 Q Q1 0n n2Qn1000 01 11 10001 010 100 011000 nQ112nQ Qn01J0 nQ0J =100 1011010101 100021 1n01nQ00n1K110 0n=Q1KnQ12nQ Qn00J 00 1011010101 100021 1n01nQ0n0K111 10 12n=Q0JK0= 1再畫出輸出卡諾圖 可得電路的輸出方程： （ 5） 將各驅(qū)動(dòng)方程與輸出方程歸納如下： （ 6） 畫邏輯圖 。 （ 4） 求各觸發(fā)器的驅(qū)動(dòng)方程和進(jìn)位輸出方程 。 S0S1 S 2S3S4（ 3）選擇觸發(fā)器。 (1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)， 畫出狀態(tài)轉(zhuǎn)換圖。 （ 7） 檢查電路能否自啟動(dòng) 。 （ 5） 根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能 ， 導(dǎo)出待設(shè)計(jì)電路的輸出方程和驅(qū)動(dòng)方程 。 消去多余的狀態(tài) ， 得簡(jiǎn)化狀態(tài)圖 （ 表 ） 。 （ 1） 根據(jù)設(shè)計(jì)要求 ， 設(shè)定狀態(tài) ， 導(dǎo)出對(duì)應(yīng)狀態(tài)圖或狀態(tài)表 。 QD 1SR01 3SQ∧ QSSLD74194DR D DCPQ02D1 D 32010清零Q10000001200000 300111Q1100011111101111 同步時(shí)序邏輯電路的設(shè)計(jì)方法 一、同步時(shí)序邏輯電路的設(shè)計(jì)方法 1． 同步時(shí)序邏輯電路的設(shè)計(jì)步驟 （ 3） 狀態(tài)分配 ， 又稱狀態(tài)編碼 。 0Q1QS3D2D1D0D2Q3Q74194 SR DCP∧DSLSRD011 110 0 0S T A R T0Q310 00Q01 00Q2Q00 10100 012．扭環(huán)形計(jì)數(shù)器 為了增加有效計(jì)數(shù)狀態(tài) ， 擴(kuò)大計(jì)數(shù)器的模 ， 可用扭環(huán)形計(jì)數(shù)器 。 0Q1QS3D2D1D0D2Q3Q7419441 2 3 5 6 71516D0D1D2 GNDQ3Q2Q1V c c741948910111214 13R D3D0SQ 0SR DCP∧SLSR01SR SLS1CPD DDD74194的功能表： 四、移位寄存器構(gòu)成的移位型計(jì)數(shù)器 1. 環(huán)形計(jì)數(shù)器 環(huán)形計(jì)數(shù)器的特點(diǎn)： 電路簡(jiǎn)單， N位移位寄存器可以計(jì) N個(gè)數(shù)，實(shí)現(xiàn)模 N計(jì)數(shù)器。 DSL 和 DSR分別是左移和右移串行輸入 ?！腃1R01DQ≥1111Q Q1302CPCR串行輸入SLD（左移）串行輸入DSR（右移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS= 1： 右移S= 0： 左移并 行 輸 出三、集成移位寄存器 74194 74194為四位雙向移位寄存器 。≥1∧R1DC11FFQamp。 RFF∧1DC13Qamp。 1DC1∧RQ 1D Q∧RC1Q1D∧1D∧C1 C1RQRCPCRD0 1DFF0FF1FF2 3FF20并 行 輸
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1