arm7tdmi總線接口(文件)
【正文】 TDMI Bus Interface 非連續(xù)周期 ? 在接下來的周期中 (nMREQ = 0) 且 (SEQ = 0) ? 下一個(gè)周期將是非連續(xù)訪問。 ? 典型地 ? 對(duì)于基于 DRAM的系統(tǒng)的初始的行訪問， N 周期要占用更長的時(shí)間。 ? 例子有乘、寄存器特定的移位操作、在從存儲(chǔ)器加載數(shù)據(jù)之后的回寫操作。 ? 數(shù)據(jù)總線不驅(qū)動(dòng)。 ? nMREQ和 SEQ先于存儲(chǔ)器訪問周期一個(gè)周期的時(shí)間有效。 ? 在連續(xù) (S) 周期期間，訪問可以結(jié)束。 從存儲(chǔ)在 R0中的地址取數(shù)，加載到 R2 SUB R2, R2, R3。 BL 指令譯碼和執(zhí)行在周期 2和 3中完成。 ? 周期 910 ? 周期 9 是一個(gè)合并的 IS周期，在周期 10的連續(xù)訪問中，下一條指令 MOV從地址Ai+12 取得。 39 TM 39 12v05 ARM7TDMI Bus Interface 存儲(chǔ)器管理 MCLK A[31:0] nM[4:0] nOPC nTRANS ABORT Phase 1 Phase 2 40 TM 40 12v05 ARM7TDMI Bus Interface ARM7TDMI 外部接口 ? 存儲(chǔ)器接口 ? 中斷 ? 調(diào)試接口 ? 協(xié)處理器接口 41 TM 41 12v05 ARM7TDMI Bus Interface ARM7TDMI 接口信號(hào) nIRQ nFIQ ISYNC Interrupts ARM7TDMI 42 TM 42 12v05 ARM7TDMI Bus Interface 中斷 ? 2 個(gè)中斷源 : nIRQ and nFIQ – 輸入 ? nFIQ 比 nIRQ 優(yōu)先級(jí)高。 ? 同步時(shí)序 (ISYNC = 1) ? nIRQ 和 nFIQ 必須在 MCLK的下降沿的時(shí)候已經(jīng)建立且保持。 49 TM 49 12v05 ARM7TDMI Bus Interface 調(diào)試接口 (2) 下面的信號(hào)僅用于擴(kuò)展外部調(diào)試。 ? 如果不用，保持低電平。高電平指示 ARM7TDMI核已進(jìn)入調(diào)試狀態(tài)。 ? 使能協(xié)處理器跟蹤處理器指令流水線。 ? 如果沒有連接外部協(xié)處理器的話，將 CPA和 CPB拉高。 ? CPA – 輸入 : 協(xié)處理器缺少 ? 高有效，當(dāng)能夠執(zhí)行所要求的協(xié)處理器操作的協(xié)處理器存在時(shí)變低。 51 TM 51 12v05 ARM7TDMI Bus Interface BREAKPT DBGACK 時(shí)序 MCLK BREAKPT DBGACK A[31:0] D[31:0] Breakpoint / Watchpoint 52 TM 52 12v05 ARM7TDMI Bus Interface DBGRQ DBGACK 時(shí)序 MCLK Earliest Start of Debug Sequence DBGRQ DBGACK 53 TM 53 12v05 ARM7TDMI Bus Interface ARM7TDMI 接口信號(hào) nCPI, nOPC CPB, CPA Coprocessor Interface ARM7TDMI 54 TM 54 12v05 ARM7TDMI Bus Interface 協(xié)處理器接口 ? 可以支持多達(dá) 16 個(gè)協(xié)處理器。 ? 如果不用，保持低電平。 ? BREAKPT – 輸入 (BREAK POINT) ? 在指令上標(biāo)志斷點(diǎn)。 43 TM 43 12v05 ARM7TDMI Bus Interface 異步時(shí)序 ISYNC = 0 Earliest Start of Interrupt Sequence Instruction from Interrupt vector Interrupt Vector Address MCLK nFIQ/nIRQ A[31:0] D[31:0] 44 TM 44 12v05 ARM7TDMI Bus Interface 同步時(shí)序 ISYNC = 1 Earliest Start of Interrupt Sequence vector MCLK nFIQ/nIRQ A[31:0] D[31:0] Interrupt Vector Address Instruction from Interrupt 45 TM 45 12v05 ARM7TDMI Bus Interface ARM7TDMI 外部接口 ? 存儲(chǔ)器接口 ? 中斷 ? 調(diào)試接口 ? 協(xié)處理器接口 46 TM 46 12v05 ARM7TDMI Bus Interface ARM7TDMI 接口信號(hào) DBGRQ BREAKPT DBGACK Debug Interface ECLK EXTERN[1:0] DBGEN ARM7TDMI JTAG Interface 47 TM 47 12v05 ARM7TDMI Bus Interface JTAG 信號(hào) ? TDI Input Test Data In ? TDO Output Test Data Out ? TMS Input Test Mode Select ? TCK Input Test Clock ? nTRST Input Test Reset (active low) 48 TM 48 12v05 ARM7TDMI Bus Interface 調(diào)試 Interface (1) ? DBGEN – 輸入 (DEBUG ENABLE) ? 必須保持高電平，以容許 ARM7T
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1