【正文】 信號處于高阻狀態(tài)： D[31:0], A[31:0], nRW, LOCK, MAS[1:0], nOPC, and nTRANS ? 在 ABE和 DBE都為低時，情況一樣。 Endian Configuration Little BIGEND = 0 Big BIGEND = 1 A[1] = 0 A[1] = 1 D[15:0] D[31:16] D[15:0] D[31:16] Thumb Instruction Fetches 24 TM 24 12v05 ARM7TDMI Bus Interface 取數(shù)據(jù) ? 字數(shù)據(jù)取操作類似于 ARM狀態(tài)的指令取操作。 26 TM 26 12v05 ARM7TDMI Bus Interface 周期類型 nMREQ SEQ Cycle Type 0 0 Nonsequential 0 1 Sequential 1 0 Internal 1 1 Coprocessor register transfer n M R EQ SEQ C y c l e T y p e0 0 N o n s e q u e n t i a l0 1 Se q u e n t i a l1 0 I n t e rn a l1 1 C o p ro ce sso r re g i st e r t ra n sf e r27 TM 27 12v05 ARM7TDMI Bus Interface 非連續(xù)周期 ? 在接下來的周期中 (nMREQ = 0) 且 (SEQ = 0) ? 下一個周期將是非連續(xù)訪問。 ? 例子有乘、寄存器特定的移位操作、在從存儲器加載數(shù)據(jù)之后的回寫操作。 ? nMREQ和 SEQ先于存儲器訪問周期一個周期的時間有效。 從存儲在 R0中的地址取數(shù)，加載到 R2 SUB R2, R2, R3。 ? 周期 910 ? 周期 9 是一個合并的 IS周期，在周期 10的連續(xù)訪問中，下一條指令 MOV從地址Ai+12 取得。 ? 同步時序 (ISYNC = 1) ? nIRQ 和 nFIQ 必須在 MCLK的下降沿的時候已經(jīng)建立且保持。 ? 如果不用，保持低電平。 ? 使能協(xié)處理器跟蹤處理器指令流水線。 ? CPA – 輸入 : 協(xié)處理器缺少 ? 高有效，當能夠執(zhí)行所要求的協(xié)處理器操作的協(xié)處理器存在時變低。 ? 如果不用，保持低電平。 43 TM 43 12v05 ARM7TDMI Bus Interface 異步時序 ISYNC = 0 Earliest Start of Interrupt Sequence Instruction from Interrupt vector Interrupt Vector Address MCLK nFIQ/nIRQ A[31:0] D[31:0] 44 TM 44 12v05 ARM7TDMI Bus Interface 同步時序 ISYNC = 1 Earliest Start of Interrupt Sequence vector MCLK nFIQ/nIRQ A[31:0] D[31:0] Interrupt Vector Address Instruction from Interrupt 45 TM 45 12v05 ARM7TDMI Bus Interface ARM7TDMI 外部接口 ? 存儲器接口 ? 中斷 ? 調試接口 ? 協(xié)處理器接口 46 TM 46 12v05 ARM7TDMI Bus Interface ARM7TDMI 接口信號 DBGRQ BREAKPT DBGACK Debug Interface ECLK EXTERN[1:0] DBGEN ARM7TDMI JTAG Interface 47 TM 47 12v05 ARM7TDMI Bus Interface JTAG 信號 ? TDI Input Test Data In ? TDO Output Test Data Out ? TMS Input Test Mode Select ? TCK Input Test Clock ? nTRST Input Test Reset (active low) 48 TM 48 12v05 ARM7TDMI Bus Interface 調試 Interface (1) ? DBGEN – 輸入 (DEBUG ENABLE) ? 必須保持高電平，以容許 ARM7TDMI的軟件調試。 ? nTRANS – 輸出 ? 低有效，指示處理器處于 ?user mode?. ? nM[4:0] – 輸出 ? 當前操作模式，即 User, FIQ, IRQ, Supervisor, Abort, System or Undefined. ? ABORT – 輸入 ? 指示請求的訪問不容許。 R2與 R4邏輯或操作，結果存入 R2 MOV PC, R14。 ? 可以在內部周期期間啟動對在內部周期期間的地址位置的訪問。 ? nMREQ = 1 指示處理器沒有存儲器訪問操作執(zhí)行。 ? A[31:0] 在接下來的周期的相位 2階段有效。 ? 字節(jié)數(shù)據(jù)的取操作取決于 Endian 配置和 A[1:0]的狀態(tài)。 ? SEQ – 輸出 : 連續(xù)地址訪問 ? 高有效，指示在