【正文】 接下來(lái)的周期中地址不變或大一個(gè)操作數(shù)（字或半字） ? nRW – 輸出 : 非讀 /寫(xiě) ? 區(qū)分存儲(chǔ)器讀寫(xiě)訪問(wèn) ? LOCK – 輸出 : 鎖定操作 ? 指示一條交換指令正在執(zhí)行，接下來(lái)的兩個(gè)處理器總線周期是不可見(jiàn)的。 ? 任何一個(gè)信號(hào)都可以連接到在數(shù)據(jù)訪問(wèn)期間需要穩(wěn)定地址的設(shè)備。 ? nENOUT – 輸出 (和 nENIN – 輸入 ) : 數(shù)據(jù)總線控制 ? 如果采用片外雙向數(shù)據(jù)總線的話，可以用來(lái)控制數(shù)據(jù)總線的方向。 ? 在正常和調(diào)試狀態(tài)下反映內(nèi)部時(shí)鐘。 ? 靜態(tài)設(shè)計(jì)的 ARM通過(guò)延長(zhǎng)時(shí)鐘周期來(lái)訪問(wèn)慢速的設(shè)備。 ? 處理器內(nèi)部工作周期。 ? 流水線地址。 ? ALE : 地址鎖存使能 ? 控制對(duì) A[31： 0]的透明鎖存。 17 TM 17 12v05 ARM7TDMI Bus Interface 存儲(chǔ)器控制 nRW MAS[1:0] ? MAS[1:0] 指示數(shù)據(jù)傳送大小 ( 8, 16 或 32 位 ) Address Data A[31:0] D[31:0] nMREQ SEQ Cycle Type LOCK nTRANS nOPC MCLK 18 TM 18 12v05 ARM7TDMI Bus Interface 字節(jié)區(qū)段鎖存使能 ARM7TDMI D [7:0] D [15:8] 31 G D[31:0] 8 8 G BL[0] MCLK nWAIT ECLK BL[1] 19 TM 19 12v05 ARM7TDMI Bus Interface 32 位存儲(chǔ)器接口 nOE BWE[3:0] 32 nWAIT MAS[1:0] MCLK ID[31:0] A[31:0] A[31:2] 32 BL[3:0] ARM7TDMI Macrocell Memory Control Memory 32bit Board ASIC nRW nMREQ, SEQ 20 TM 20 12v05 ARM7TDMI Bus Interface 16 位存儲(chǔ)器接口 ? 16位存儲(chǔ)器接口 x2 Board ASIC nOE BWE[1:0] nWAIT MAS[1:0] MCLK ID[15:0] A[31:0] A[31:2] 32 BL[3:0] ARM7TDMI Macrocell Memory Control Memory 16bit nRW nMREQ, SEQ 32 16 MUXC, TSTATE A? [1] 21 TM 21 12v05 ARM7TDMI Bus Interface 使用字節(jié)區(qū)段鎖存 APE A[31:0], MAS[1:0] nWAIT D[31:0] BL[3:0] MCLK D[15:0] latched D[31:16] latched ECLK 0x3 0xC 22 TM 22 12v05 ARM7TDMI Bus Interface 改變操作狀態(tài) ? T位指示 ARM核的狀態(tài)。 ? 內(nèi)部 (I) ? 處理器正在執(zhí)行一個(gè)內(nèi)部操作，同時(shí)，沒(méi)有有用的預(yù)取執(zhí)行。 ? 處理器停下來(lái)（通過(guò)停止時(shí)鐘）一個(gè)或更多的完整的時(shí)鐘周期（等待狀態(tài)），以便容許較長(zhǎng)的訪問(wèn)時(shí)間。 ? 地址總線驅(qū)動(dòng)。 ? 例如， nCAS 完成訪問(wèn)。 ? 周期 46 ? LDR 從非連續(xù)地址 Ai 取得， SUB 和 ORR 從連續(xù)地址 Ai+4, Ai+8 取得。 ? FIQ 代碼可以在進(jìn)入中斷后直接訪問(wèn)執(zhí)行。 ? MultiICE 不使用這些信號(hào)。 50 TM 50 12v05 ARM7TDMI Bus Interface ARM7TDMI增加的掃描鏈 ? TAP信號(hào)容許增加額外的鏈 ? SCREG[3:0] 輸出 當(dāng)前選擇的掃描鏈 ? IR[3:0] 輸出 當(dāng)前已加載的指令 ? TAPSM[3:0] 輸出 TAP 狀態(tài)機(jī)狀態(tài) ? SDINBS 輸出 掃描鏈串行數(shù)據(jù)輸入 ? SDOUTBS 輸入 掃描鏈串行數(shù)據(jù)輸出 ? 所需其它的移位、捕獲時(shí)鐘及多路復(fù)用器或選擇線。 55 TM 55 12v05 ARM7TDMI Bus Interface ARM7TDMI 接口信號(hào) MCLK nWAIT A[31:0] D[31:0] nMREQ, SEQ nRW LOCK nIRQ nFIQ ISYNC ABE DBE DBGRQ BREAKPT DBGACK nTRANS ABORT nCPI, nOPC CPB, CPA Clocks and Clock Control Interrupts Debug Interface Memory Management Memory Interface Coprocessor Interface Data and Address Bus Control Memory Access Control nM[4:0] MAS[1:0] BL[3:0] APE, ALE TBE ECLK TBIT EXTERN[1:0] BUSEN nENIN DBGEN BIGEND ARM7TDMI JTAG Interface nENOUT