【正文】 50 TM 50 12v05 ARM7TDMI Bus Interface ARM7TDMI增加的掃描鏈 ? TAP信號(hào)容許增加額外的鏈 ? SCREG[3:0] 輸出 當(dāng)前選擇的掃描鏈 ? IR[3:0] 輸出 當(dāng)前已加載的指令 ? TAPSM[3:0] 輸出 TAP 狀態(tài)機(jī)狀態(tài) ? SDINBS 輸出 掃描鏈串行數(shù)據(jù)輸入 ? SDOUTBS 輸入 掃描鏈串行數(shù)據(jù)輸出 ? 所需其它的移位、捕獲時(shí)鐘及多路復(fù)用器或選擇線。 ? FIQ 代碼可以在進(jìn)入中斷后直接訪問執(zhí)行。 ? 例如， nCAS 完成訪問。 ? 處理器停下來（通過停止時(shí)鐘）一個(gè)或更多的完整的時(shí)鐘周期（等待狀態(tài)），以便容許較長(zhǎng)的訪問時(shí)間。 17 TM 17 12v05 ARM7TDMI Bus Interface 存儲(chǔ)器控制 nRW MAS[1:0] ? MAS[1:0] 指示數(shù)據(jù)傳送大小 ( 8, 16 或 32 位 ) Address Data A[31:0] D[31:0] nMREQ SEQ Cycle Type LOCK nTRANS nOPC MCLK 18 TM 18 12v05 ARM7TDMI Bus Interface 字節(jié)區(qū)段鎖存使能 ARM7TDMI D [7:0] D [15:8] 31 G D[31:0] 8 8 G BL[0] MCLK nWAIT ECLK BL[1] 19 TM 19 12v05 ARM7TDMI Bus Interface 32 位存儲(chǔ)器接口 nOE BWE[3:0] 32 nWAIT MAS[1:0] MCLK ID[31:0] A[31:0] A[31:2] 32 BL[3:0] ARM7TDMI Macrocell Memory Control Memory 32bit Board ASIC nRW nMREQ, SEQ 20 TM 20 12v05 ARM7TDMI Bus Interface 16 位存儲(chǔ)器接口 ? 16位存儲(chǔ)器接口 x2 Board ASIC nOE BWE[1:0] nWAIT MAS[1:0] MCLK ID[15:0] A[31:0] A[31:2] 32 BL[3:0] ARM7TDMI Macrocell Memory Control Memory 16bit nRW nMREQ, SEQ 32 16 MUXC, TSTATE A? [1] 21 TM 21 12v05 ARM7TDMI Bus Interface 使用字節(jié)區(qū)段鎖存 APE A[31:0], MAS[1:0] nWAIT D[31:0] BL[3:0] MCLK D[15:0] latched D[31:16] latched ECLK 0x3 0xC 22 TM 22 12v05 ARM7TDMI Bus Interface 改變操作狀態(tài) ? T位指示 ARM核的狀態(tài)。 ? 流水線地址。 ? 靜態(tài)設(shè)計(jì)的 ARM通過延長(zhǎng)時(shí)鐘周期來訪問慢速的設(shè)備。 ? nENOUT – 輸出 (和 nENIN – 輸入 ) : 數(shù)據(jù)總線控制 ? 如果采用片外雙向數(shù)據(jù)總線的話，可以用來控制數(shù)據(jù)總線的方向。 ? SEQ – 輸出 : 連續(xù)地址訪問 ? 高有效，指示在接下來的周期中地址不變或大一個(gè)操作數(shù)（字或半字） ? nRW – 輸出 : 非讀 /寫 ? 區(qū)分存儲(chǔ)器讀寫訪問 ? LOCK – 輸出 : 鎖定操作 ? 指示一條交換指令正在執(zhí)行，接下來的兩個(gè)處理器總線周期是不可見的。 ? A[31:0] 在接下來的周期的相位 2階段有效。 ? 可以在內(nèi)部周期期間啟動(dòng)對(duì)在內(nèi)部周期期間的地址位置的訪問。 ? nTRANS – 輸出 ? 低有效，指示處理器處于 ?user mode?. ? nM[4:0] – 輸出 ? 當(dāng)前操作模式，即 User, FIQ, IRQ, Supervisor, Abort, System or Undefined. ? ABORT – 輸入 ? 指示請(qǐng)求的訪問不容許。 ? 如果不用，保持低電平。 ? 使能協(xié)處理器跟蹤處理器指令流水線。 ? 同步時(shí)序 (ISYNC = 1) ? nIRQ 和 nFIQ 必須在 MCLK的下降沿的時(shí)候已經(jīng)建立且保持。 從存儲(chǔ)在 R0中的地址取數(shù)，加載到 R2 SUB R2, R2, R3。 ? 例子有乘、寄存器特定的移位操作、在從存儲(chǔ)器加載數(shù)據(jù)之后的回寫操作。 Endian Configuration Little BIGEND = 0 Big BIGEND = 1 A[1] = 0 A[1] = 1 D[15:0] D[31:16] D[15:0] D[31:16] Thumb Instruction Fetches 24 TM 24 12v05 ARM7TDMI Bus Interface 取數(shù)據(jù) ? 字?jǐn)?shù)據(jù)取操作類似于 ARM狀態(tài)的指令取操作。地址可以鎖存到存儲(chǔ)器系統(tǒng)中。 ? 容許該信號(hào)從一個(gè)周期擴(kuò)展到另一個(gè)周期，延長(zhǎng)總線訪問周期。 ? BUSEN = 1 配置單向數(shù)據(jù)總線。 12 TM 12 12v05 ARM7TDMI Bus Interface 流水線地址時(shí)序 (推薦設(shè)置 )