【正文】 C/s(千兆乘加 /秒 )，以提供不同范圍的性能，同時(shí)也增大在存儲(chǔ)器方面的帶寬。 Actel 公司生產(chǎn)的 FPGA 廣泛應(yīng)用于通信等領(lǐng)域，該公司的部分 FPGA系列采用了繁榮死結(jié)構(gòu)，可以應(yīng)用于航空航天、軍事領(lǐng)域。在這二十年的發(fā)展過(guò)程中， FPGA 的硬件體系結(jié)構(gòu)和軟件開發(fā)工具都在不斷的 完善，日趨成熟。 ） 4 第二 章 FPGA、 VHDL 介紹 FPGA 現(xiàn)狀及發(fā)展 FPGA 是現(xiàn)場(chǎng)可編程門陣列 (Field Programmable Gate Array)的簡(jiǎn)稱。 (2).完成基于 FPGA 的出租車計(jì)費(fèi)器的設(shè)計(jì) 出租車計(jì)費(fèi)器系統(tǒng)是 VHDL 語(yǔ)言的實(shí)際應(yīng)用，利用 VHDL 語(yǔ)言設(shè)計(jì)出來(lái)的出租車計(jì)費(fèi)器系統(tǒng)將實(shí)現(xiàn)計(jì)程模塊、計(jì)時(shí)模塊以及動(dòng)態(tài)掃描模塊等設(shè)計(jì)方法與技巧。 本文的主要工作 面對(duì)出租車行業(yè)日益迅猛的發(fā)展趨勢(shì)及對(duì)計(jì)費(fèi)器更高的靈活性的要求，本設(shè)計(jì)希望嘗試一些新的方 法來(lái)予以解決。 ：每次計(jì)價(jià)標(biāo)準(zhǔn)修改都需要重新燒錄芯片，使得每次價(jià)格調(diào)整都成為很費(fèi)力的事情，很難適應(yīng)社會(huì)發(fā)展的需要。 關(guān)鍵字： FPGA, VHDL, QuartusⅡ， 出租車計(jì)費(fèi)器 Design of Taxi Meter Based on FPGA ABSTRACT:With the rapid development of EDA technology, the design and tools of electronic system have deeply changed. And the largescale programmable logic device CPLD/FPGA appearance to make convenience for designer. By using it to research and develop, it will help deviser to reduce cost, shorten cycle. This essay introduces a design of taxi meter by using FPGA chip, describes the significance and importance to research this, explain makeup elements of FPGA which is made by Altera Company, introduce the main function and design of VeryHighSpeed Integrated Circuit Hardware Description Language, interpret the taxi meter principle and functions of the system. This essay mainly use the EPC2C35F672C8 for core control, and add some outside circuit to make a taxi meter. It is designed with VHDL Language and it can be migrated easier. This make the product much more convenience to repeat use. By using QuartusⅡ to emulate taxi meter VHDL code, the PFGA digital experiment system can be controlled. Key Words: FPGA, VHDL, QuartusⅡ , Taxi fare Registers ） 2 第一章 引言 課題背景 幾年來(lái)，出租車行業(yè)發(fā)展迅速，全國(guó)大大小小的出租車公司已有數(shù)千家，基于出租車的附屬品市場(chǎng)前景也是十分廣闊。利用它進(jìn)行產(chǎn)品開發(fā)，可以降低研發(fā)成本，縮短研發(fā)周期。目 錄 摘要 ..................................................................... 1 Abstract ................................................................. 1 第一章 引言 .............................................................. 2 課題背景 .......................................................... 2 本文的主要工作 .................................................... 2 第二章 FPGA、 VHDL 介紹 .................................................... 4 FPGA 現(xiàn)狀及發(fā)展 ................................................... 4 FPGA 的結(jié)構(gòu)與特點(diǎn) ................................................. 4 FPGA 基本結(jié)構(gòu) ................................................ 5 FPGA 的特點(diǎn) .................................................. 6 VHDL 設(shè)計(jì)優(yōu)點(diǎn) ..................................................... 6 第三章 出租車計(jì)費(fèi)器的設(shè)計(jì) ................................................ 7 出租車計(jì)費(fèi)器的總體設(shè)計(jì) ............................................ 7 出租車計(jì)費(fèi)標(biāo)準(zhǔn) ............................................... 7 總體框架設(shè)計(jì) ................................................ 7 出租車計(jì)費(fèi)器主要模塊設(shè)計(jì) .......................................... 8 速度模塊 .................................................... 9 計(jì)程模塊 .................................................... 9 計(jì)時(shí)模塊 ................................................... 10 計(jì)費(fèi)模塊 ................................................... 10 第四章 整體電路設(shè)計(jì) ..................................................... 11 整體電路圖 ....................................................... 11 電源電路 ......................................................... 11 啟動(dòng) /停止按鍵電路 ................................................ 11 自動(dòng)清零部分 ..................................................... 12 第五章 系統(tǒng)仿真與下載實(shí)現(xiàn) ............................................... 13 QuartusⅡ軟件介紹 ................................................ 13 軟件特點(diǎn) .................................................... 13 QuartusⅡ設(shè)計(jì)流程： ........................................ 14 仿真結(jié)果 ......................................................... 14 .................................................... 14 速度模塊仿真 ................................................ 15 計(jì)程模塊仿真 ................................................ 15 計(jì)時(shí)模塊仿真 ................................................ 16 計(jì)費(fèi)模塊仿真 ............................................... 16 設(shè)計(jì)測(cè)試 ......................................................... 17 第六章 總結(jié)及展望 ....................................................... 18 本文介紹了一種采用 FPGA芯片進(jìn)行出租車計(jì)費(fèi)器的設(shè)計(jì)方法，描述了研究該課題的意義和應(yīng)用價(jià)值；說(shuō)明了 Altera公司的 FPGA結(jié)構(gòu)原理及其主要運(yùn)用；介紹了超高速集成電路硬件描述語(yǔ)言的主要功能和設(shè)計(jì)；講解了出租車計(jì)費(fèi)器的系統(tǒng)原理和功能。傳統(tǒng)的出租車計(jì)費(fèi)器大多是由單片機(jī)實(shí)現(xiàn)的，發(fā)展使用也是十幾年了，在穩(wěn)定性、成本、制造工藝、使用習(xí)慣等方面都具有一些優(yōu)勢(shì)，但在運(yùn)營(yíng)過(guò)程中系統(tǒng)不是很穩(wěn)定，容易造成死機(jī)的現(xiàn)象。 本設(shè)計(jì)基于 FPGA 的出租車計(jì)費(fèi)