【正文】 ELSE IF Q2=9 THEN IF Q31001 THEN Q2:=0010。 ELSE IF Q2=8 THEN IF Q31001 THEN Q2:=0001。 ELSE IF Q2=7 THEN IF Q31001 THEN Q2:=0000。 END IF。 ELSE IF Q2=9 THEN IF Q31001 THEN Q2:=0001。 ELSE IF Q2=8 then IF Q31001 THEN Q2:=0000。 END IF。 IF Q31001 THEN Q3:=Q3+1。 ELSE IF K=39。 THEN CASE SI IS WHEN 00 =IF K=39。Q3:=0000。 END IF。 END IF。 Q3:=Q3+1。 Q3:=Q3+1。 END IF。 WHEN 10= IF Q21001 THEN Q2:=Q2+1。 END IF。 ELSE Q2:=0000。 Q3:=Q3。139。 THEN Q2:=0000。 BEGIN IF SS=39。 C3:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 K:IN STD_LOGIC。 USE 。 k1=q1。 end if。 else q2:=0000。139。 then q1:=0000。 architecture one of distance is begin process(clks,clr2,sf) variable q1:std_logic_vector(3 downto 0)。 Sf:in std_logic_vector(1 downto 0)。 use 。 kk=k。 end if。q1:=0000。 q2:=q2。 then q1:=q1+1。event and clks=39。 architecture one of cc is begin process(clks,en) variable q1:std_logic_vector(3 downto 0)。 use 。 END PROCESS。 END IF。 THEN CQI:=CQI+1。 THEN STATE:=00。EVENT AND CLK=39。 THEN CQI:=(OTHERS=39。 ARCHITECTURE ONE OF SOUT IS BEGIN PROCESS(CLK,ENABLE ,STO,CLR) VARIABLE CQI:STD_LOGIC_VECTOR(7 DOWNTO 0)。 STO:IN STD_LOGIC。 USE 。 FOUT=FULL。 FULL:=39。 THEN 7 IF CNT=100 THEN CNT:=000 。 VARIABLE FULL :STD_LOGIC。 ENTITY PULSE IS PORT(CLK0:IN STD_LOGIC。 系統(tǒng)的總體設計 （ 1）、頂層電路設計 頂層的 VHDL 設計實際就是將 分頻器模塊、車行狀態(tài)模塊、里程計數模塊、車費計數模塊、數碼管選擇模塊、譯碼模塊這幾個模塊連接起來就行。 2)車行狀態(tài)模塊：將汽車的啟動、停止、暫停狀態(tài)輸出。 3. 能模擬汽車啟動、停止、暫停等狀態(tài)。 （ 3） FPGA 內部有豐富的觸發(fā)器和 I／ O引腳。它是作為專用集成電路 4 （ ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 （ 8) 進行管腳分配。 Family 選擇 Cyclone， 240， 8。 （ 2) 選擇路徑。 QuartusⅡ 簡介 Quartus II 是 Alera 公司推出的一款功能強大，兼容性最好的 EDA 工具軟件。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法十分類似于一般的計算機高級語言。 本 設計利用 VHDL 語言、 CPLD 設計出租車計費系統(tǒng)，以 QuartusⅡ軟件作為開發(fā)平臺，設計了出租車計費器系統(tǒng)程序并進行了程序仿真。尤其是計算機應用的發(fā)展。它在人們日常生活已逐漸嶄露頭角。使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能，并動態(tài)掃描顯示車費數目和路程數目。 VHDL 的程序特點是將一項工程設計，或稱為設計實體（可以是個元件、電路模塊或一個系統(tǒng)）分成外部（或稱可示部分，即端口）和內部（或稱為不可視部分，即結構體）兩部分，外部負責對設計實體和端口引腳命名和說明，內部負責對模塊功能和算法進行描述。該軟件界面友好、使用便捷、功能強大，是一個完全集成化的可編程邏輯設計環(huán)境，具有開放性、與結構無關、多平臺完全集成化豐富的設計庫、模塊化工具、支持多種硬件描述語言及有多種高級編程語言接口等特點。注意：工作目錄名不能有中文。 （ 5) 建立原理圖或用 VHDL 語言描述設計電路。 （ 9) 全局編譯。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內部連線（ Interconnect）三個部分。 （ 4） FPGA 是 ASIC 電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一 （ 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 4. 將車費、里程動態(tài)的顯示出來。 3)里程計數模塊：當來一個脈沖信號時，里程值加 1。 頂層電路圖 車速控制模塊 分頻器 里程計數模塊 車費計數模塊 車行駛狀態(tài) 譯 碼 模 塊 6 （ 2）、仿真波形 各模塊源程序 （ 1）、分頻模塊 ①元件符號： C LK0 F OU TPU LSEins t3 ② VHDL 設計： LIBRARY IEEE。 FOUT:OUT STD_LOGIC)。 BEGIN IF CLK039。 FULL:=39。039。 END PROCESS。 USE 。 8 CLR:IN STD_LOGIC。 VARIABLE STATE:STD_LOGIC_VECTOR(1 DOWNTO 0)。039。139。CQI:=CQI。 IF CQI=15 THEN STATE:=01。 END IF。 END ONE。 entity cc is port(clks,en:in std_logic。 variable q2:std_logic_vector(3 downto 0)。139。q2:=q1。 else if q2=0101 then k:=39。 elsif en=39。 end if。 end process。 use 。 k1:out std_logic_vector(3 downto 0)。 中間變量的定義 variable q2:std_logic_vector(3 downto 0 )。q2:=0000。 then case sf is when 00=q1:=q1。q1:=q1+1。 end case。 k2 是個位， k1 是十位 end process。 USE 。 SS:IN STD_LOGIC。 END COUNTER1。039。Q3:=0000。 THEN CASE SI IS WHEN 00 = IF K=39。 ELSE IF K=39。 IF Q31001 THEN Q3:=Q3+1。 END IF。 ELSE Q2:=0000。 END IF。 ELSE Q3:=0000。 ELSE Q3:=0000。 END IF。 ELSE IF CLR1=39。 ELSIF CLK_DIV39。039。139。 END IF。 WHEN 01= Q2:=0001。 Q3:=Q3+1。 Q3:=Q3+1。 END IF。 Q3:=Q3+1。 Q3:=Q3+1。 Q3:=Q3+1。 IF Q31001 THEN Q3:=Q3+1。 END IF。 END CASE。 C3=Q3。 use 。 q1:in std_logic_vector(3 downto 0)。 sel:out std_logic_vector(2 downto 0)。 begin sel=count。 elsif clk39。 else count = count + 1。 when 001=dout=q2。 end case。 use 。 end led。 when 0011 =dout=1111001。 when 0111 =dout=1110000。 end case。因此作為二十一世紀的大學來說掌握 EDA 技術是十分重要的。 17 在這次課程設計中，使我學到很多的東西，不僅鞏固了以前所學過的知識，而且學到了很多在書本上所沒有學到過的知識。它既是本科學生開始從事工程設計、科學實驗和科學研究的初步嘗試，也是學生在教師的指導下，對所進行研究的適當表述，還是學生畢業(yè)及 學位資格認定的重要依據。 題目 論文題目應恰當、準確地反映論文的主要研究內容。摘要中不宜使用公式、圖表，不標注引用文獻編號，避免將摘要寫成目錄式的內容介紹。 緒論 緒論一般作為論文的首篇。 畢業(yè)設計（論文）緒論部分字數不多于全部論文字數的 1/4。 結論 結論作為單獨一章排列，但不加章號。對理工類論文，參考文獻數量一般應在 15篇以上，其中學術期刊類文獻不少于 8篇，外文文獻不少于 3篇；對文科類、管理類論文，參考文獻數量一般為 10～ 20篇，其中學術期刊類文獻不少于 8篇，外文文獻不少于 3篇。 引用網上參考文獻時，應注明該文獻的準確網頁地址，網上參考文獻不包含在上述規(guī)定的文獻數量之內。 論文書寫規(guī)定 論文正文字數 理工類 論文正文字數不少于 20 000字。 藝術類 論 文正文字數 3 000～ 5 000字。 頁眉。 頁眉 、 頁腳 邊距分別為 。 摘要 中