【正文】 特性，也決定于 gm 的絕對(duì)值，開(kāi)關(guān)電流 ISW，時(shí)間常數(shù)г L，負(fù)載電阻 RL，電容 CL。20 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ? HBT工藝 (自學(xué) )n 由于 Si基的 NPN型 BJT和 GaAs基同質(zhì)結(jié) BJT在 fT 和 fmax并不具有滿意的性能。，防止了寄生 MOS效應(yīng)。 P+低歐姆區(qū)域的形成減少了體電阻。 PN結(jié)隔離因而形成較大的集電極寄生電容。第二次光刻與第二次光刻與 P+ 隔離擴(kuò)散隔離擴(kuò)散12 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?n PN結(jié)隔離和二氧化硅隔離的比較；隔離方法隔離電容（um2）隔離擊穿電壓（ v)隔離漏電流（ uA)其它特點(diǎn)PN結(jié)隔離3104uF 60~80 幾 muA 便于大量生產(chǎn)，不耐輻射二氧化硅隔離3105uF 200 幾 uuA 隔離工藝復(fù)雜，耐輻射，抗干擾性強(qiáng)13 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ? P型基區(qū)擴(kuò)散 （此次光刻決定NPN管的基區(qū)以及基區(qū)擴(kuò)散電阻的圖形）。為了使 Cjs、 CjC 小，擊穿電壓 BVCBO高，以及在以后的熱處理過(guò)程中外延層下推的距離小， ?epi 應(yīng)選得高一些；為了使集電極串聯(lián)電阻 rCS小及飽和電壓 VCES 小，又希望 ?epi 低一些。這樣的晶體管用 5張掩膜就可以加工：n襯底選擇 選用 P型襯底，為提高隔離結(jié)的擊穿電壓同時(shí)也不使外延層在后續(xù)工藝中下推太多， ?sub選為10?.cm，晶向?yàn)椋?111）。雙極性硅工藝優(yōu)點(diǎn)：高速度、高跨導(dǎo)、低噪聲、 閾 值容易控制。n速度是用 門延遲門延遲 來(lái)表示，門延遲越小表示速度越高。n目前，占統(tǒng)治地位的是 CMOS技術(shù)。n單純采用雙極型硅的 ECL技術(shù)僅在一定場(chǎng)合得到應(yīng)用，但以 硅 /鍺異質(zhì)結(jié)晶體管（ HBT）為元件的 ECL電路 和 BiCMOS電路 則異軍突起，在 高頻 、 高速 和大規(guī)模集成 方面都展現(xiàn)出優(yōu)勢(shì)。所以工藝開(kāi)發(fā)和電路設(shè)計(jì)的目標(biāo)，即高速低功耗就變成向左下角靠近（圖 ）。252。8 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?n一次光刻與 N+ 隱埋層擴(kuò)散 雜質(zhì)選擇原則：雜質(zhì)固溶度大，以使集電極串聯(lián)電阻降低；高溫時(shí)在硅中的擴(kuò)散系數(shù)要小，以減小外延時(shí)埋層雜質(zhì)上推到外延層的距離；與硅襯底的晶格匹配好，以減小應(yīng)力。這兩者是矛盾的，需加以折衷。第三次光刻與第三次光刻與 P型基區(qū)擴(kuò)散型基區(qū)擴(kuò)散14 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ? N+ 發(fā)射區(qū)擴(kuò)散 包括集電極接觸孔光刻與 N+ 擴(kuò)散，以減小歐姆接觸電阻。17 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ? 雙極性硅工藝（續(xù)）n先進(jìn) 的雙極性硅工藝： NPN三極管圖 18 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?n高性能晶體管的特點(diǎn)： +型多晶硅層用于基極的接觸和連接。，在此之上，一層薄外延層連接于內(nèi)部集電極，這樣可允許大電流通過(guò)。19 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?n雙極型晶體管的最高速度取決于通過(guò) 基區(qū)到集電極耗盡層的少數(shù)載流子的傳輸速度 、 主要器件電容 例如 基區(qū)擴(kuò)散電容 和 基區(qū)－集電極耗盡層電容 以及 寄生電容 充放電的電流大小。n 傳輸頻率 fT 代表正向增益能力。這些參數(shù)之間有以下的關(guān)系：Ｖ O ISW RL gm г L　對(duì)于確定的 gm、Ｖ O 和 RL， ISW隨 г L的減小而增大。這樣前者基極的電阻就越高，那么電子從發(fā)射極通過(guò)基區(qū)到集電極的傳輸時(shí)間就越長(zhǎng)。 　22 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?(a) (b)圖 GaAs HBT的剖面圖 (a)和能帶結(jié)構(gòu) (b)23 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?n 工藝流程： +GaAs層作為掩埋集電極（ＢＣ）。，基極、發(fā)射極、集電極由一系列的金屬層形成，光刻膠涂覆、光刻、刻蝕等工序的形成。 +型的 GaAs基區(qū)摻雜程度可在不降低電流增益的情況下大幅度提高。 InP/ InGaAS 電子遷移率更高，開(kāi)啟電壓更低，因此速度更高，功耗更低，性能優(yōu)于 GaAsHBT，特別適合用于實(shí)現(xiàn)光纖通信超高速ＩC。26 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?4.　 Si/SiGe材料系統(tǒng) HBT工藝也取得了進(jìn)步。重要的是 Si/SiGe HBT可與先進(jìn)的 CMOS工藝相結(jié)合，形成 SiGe的 BiCMOS。（ LPE， VPE，MBE，離子注入法）n外延過(guò)程中， Ga、 As連同其它選定的雜質(zhì)原子沉積在半導(dǎo)體 GaAs晶圓表面，產(chǎn)生類似于 GaAs襯底的晶體結(jié)構(gòu)。這兩個(gè)接觸區(qū)之間定義出有源器件，即 MESFET的電流溝道。MESFET的類型： 根據(jù)零偏壓情況下溝道夾斷的情況，可形成兩種類型的 MESFET：增強(qiáng)型和耗盡型。30 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?252?！〕Ｒ?guī)情況下，柵長(zhǎng)越短，器件的速度越快。為了提高 MESFET的性能，就需要改進(jìn)有源層的導(dǎo)電能力。252。這就是說(shuō)，摻雜濃度應(yīng)減小，最好是沒(méi)有摻雜，這樣完美的晶體結(jié)構(gòu)就不受到破壞，但同時(shí)希望在結(jié)構(gòu)中存在大量可高速遷移的電子。，一層?。?50nm~100nm)的沒(méi)有摻雜的 AlGaAs層覆蓋在上面，形成肖特基柵極，源與漏極歐姆接觸。252。35 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?n為了改善 2DEG 限制性能，人們開(kāi)發(fā)了更為復(fù)雜的結(jié)構(gòu)（圖 ）。 AlGaAs層，厚度為僅為 Siδ摻雜 GaAs層， AlGaAs層， 6nm不摻雜 GaAs。mm ?這些優(yōu)秀的性能使它不僅在毫米波電路中，而且在光纖通信的超高速電路中得到廣泛應(yīng)用。圖 45 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?鋁柵 PMOS工藝特點(diǎn)：l鋁柵，柵長(zhǎng)為 20?m。l速度低，最小門延遲約為 80?100ns。 這好比彩色印刷中，各種顏色套印一樣，不容易對(duì)齊。l 加長(zhǎng)了柵極，增大了管子尺寸，集成度降低。51 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ? 自對(duì)準(zhǔn)技術(shù) 與標(biāo)準(zhǔn)硅工藝167。52 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?標(biāo)準(zhǔn)硅柵 PMOS工藝圖 在硅柵工藝中， S， D， G是一次掩膜步驟形成的。53 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?硅柵工藝的優(yōu)點(diǎn)：l自對(duì)準(zhǔn)的，它無(wú)需重疊設(shè)計(jì)，減小了電容，提高了速度。那么，為什么 MOS發(fā)展早期不用 NMOS工藝做集成電路呢？問(wèn)題是NMOS工藝遇到了難關(guān)。n NMOS電路技術(shù)和設(shè)計(jì)方法可以相當(dāng)方便地移植到CMOS VLSI的設(shè)計(jì)。在硅片上生長(zhǎng)二氧化硅層，然后，在二氧化硅上面涂光刻膠，通過(guò)光刻 確定 P阱區(qū) 。74 ?c?e?c?