【正文】 w”)： 邏輯屬性 (logic view)， 時(shí)序?qū)傩?(timing view)，物理 /版圖屬性 ( physical view)， 功率屬性 ( power view)和 電學(xué)屬性 (electrical view)。 最高一級是芯片級 。 硬件模塊的抽象描述 (2/3) 12 March 2023 30 Standard Cell Techniques 晶體管級的上一級是單元級 。 硬件模塊的抽象描述 (1/3) 12 March 2023 29 Standard Cell Techniques 如下圖所示，在芯片的實(shí)現(xiàn)過程中，模塊電路的抽象描述有四種層級。 將 常用于各種 ASIC設(shè)計(jì) 中的不同類型的葉單元或“構(gòu)建模塊”進(jìn)行優(yōu)化，形成具有通用接口實(shí)現(xiàn)和規(guī)則結(jié)構(gòu)的可重復(fù)利用的單元庫。但是，買一個(gè)現(xiàn)成的庫總是意味著在想要的和可用的之間進(jìn)行了折衷。 12 March 2023 25 Standard Cell Techniques 標(biāo)準(zhǔn)單元庫的質(zhì)量評價(jià) (3/3) ? 時(shí)間性 (Timeliness)：一個(gè)庫必須要能在工藝有效的早期時(shí)間投入使用。用一套適用于多個(gè)廠商的通用設(shè)計(jì)規(guī)則建立的單元庫則有好的移植性。 Standard Cell Techniques 單元庫的質(zhì)量評價(jià) (1/3) ASIC單元庫的質(zhì)量對用該庫實(shí)現(xiàn)的設(shè)計(jì)的質(zhì)量影響極大。 ? System level blocks: . multipliers, microcontrollers。在 IC設(shè)計(jì)的實(shí)現(xiàn)過程中不同的自動(dòng)化 CAD 工具用它們來完成不同的設(shè)計(jì)任務(wù)。 為了提高版圖質(zhì)量并繼續(xù)利用標(biāo)準(zhǔn)單元設(shè)計(jì)自動(dòng)化高的優(yōu)點(diǎn)，必須增大單元的規(guī)模并對單元版圖進(jìn)行精細(xì)優(yōu)化，為此 在標(biāo)準(zhǔn)單元的基礎(chǔ)上又發(fā)展了宏單元和 IP 硬核等較復(fù)雜的單元 。如反相器包括 1X驅(qū)動(dòng)的 INV1， 2X的 INV2， 4X的 INV4等。 標(biāo)準(zhǔn)單元庫的特點(diǎn) (2/5) 12 March 2023 15 Standard Cell Techniques ? 要求具有 “功能 ” 的完整性 。 12 March 2023 Standard Cell Techniques 為什么要開發(fā)標(biāo)準(zhǔn)單元庫 12 March 2023 13 ? 設(shè)計(jì)的規(guī)模和復(fù)雜性日益增加； Standard Cell Techniques ? 存在加快電路和版圖設(shè)計(jì)過程的需要，因此全定制設(shè)計(jì)不再可行； ? 典型加工工藝的進(jìn)步，包括布線金屬層的增加，進(jìn)一步增加了全定制版圖設(shè)計(jì)過程的復(fù)雜性； ? 自動(dòng)化工具，尤其是綜合和布局布線 (PR)工具的出現(xiàn)和應(yīng)用需要標(biāo)準(zhǔn)單元庫 (包括版圖模型、邏輯模型、時(shí)序和功耗模型 )的支持 。由于這種庫通常具有通用接口實(shí)現(xiàn)和規(guī)則結(jié)構(gòu)，所以通常稱為“ 標(biāo)準(zhǔn)單元庫 ”。 12 March 2023 10 ? 用高層描述語言（如 HDL）建立對電路系統(tǒng)的描述； Standard Cell Techniques 基于標(biāo)準(zhǔn)單元設(shè)計(jì)的基本步驟 ? 用綜合工具將該描述綜合成邏輯網(wǎng)表； 綜合工具需要用到單元的邏輯描述。 每一個(gè)單元有 Behavioral level、 Structural level和 Physical level的多種描述。庫中的單元都 已經(jīng)預(yù)先完成了基于 一個(gè)特定工藝的設(shè)計(jì)、版圖和驗(yàn)證。 ? Chooses standard cell flipflop/latches for timing statements ? Attempts to minimize delay and area of resulting logic 5 12 March 2023 Standard Cell Techniques 半定制 ASIC設(shè)計(jì)流程的主要特征 12 March 2023 6 ? “綜合 Synthesis” and “自動(dòng)布局布線 PlaceandRoute” Standard Cell Techniques 這兩個(gè)產(chǎn)業(yè)中非常常用的術(shù)語體現(xiàn)了 半定制 ASIC設(shè)計(jì)流程的實(shí)質(zhì) ，使得當(dāng)前的 IC設(shè)計(jì)在方法上發(fā)生了根本性變化。 標(biāo)準(zhǔn)單元 Standard Cell 167。Chapter4 標(biāo)準(zhǔn)單元技術(shù)Standard Cell Techniques 12 March 2023 1 Standard Cell Techniques 167。 基于標(biāo)準(zhǔn)單元技術(shù)的設(shè)計(jì)規(guī)則 Design Rules for CellBased approach 167。 單元庫是半 定制設(shè)計(jì)流程的先決條件 。這些單元已完全特征化，建立了相應(yīng)的邏輯、時(shí)序、物理和電路模型并保存在庫中。 標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)的優(yōu)點(diǎn) 12 March 2023 9 采用標(biāo)準(zhǔn)單元設(shè)計(jì)法設(shè)計(jì)的版圖在性能和面積上不如全定制設(shè)計(jì)的版圖，但它 通過單元復(fù)用減少了設(shè)計(jì)工作量，縮短了設(shè)計(jì)周期 。 ? 用自動(dòng)布局布線 (PR)工具將該邏輯網(wǎng)表綜合成物理版圖； PR工具需要用到版圖庫，還可能要用到簡單描述形式的版圖。 單元庫提供了用于綜合的功能構(gòu)建模塊和為布局布線提供的單元的版圖描述。 標(biāo)準(zhǔn)單元庫的特點(diǎn) (1/5) 12 March 2023 14 ? 一個(gè) ASIC標(biāo)準(zhǔn)單元庫通常是 只針對一個(gè)特定的工藝 。 一個(gè)典型的現(xiàn)代 ASIC標(biāo)準(zhǔn)單元庫里可能有超過幾百個(gè)不同的標(biāo)準(zhǔn)單元，在單元庫里對這些單元按其功能進(jìn)行分類。 同一種功能中不同驅(qū)動(dòng)能力的單元為綜合工具提供了靈活性，從而可以得到最佳的綜合結(jié)果。這些單元 版圖也都采用全定制方法設(shè)計(jì)， 同樣也要經(jīng)過專門優(yōu)化和嚴(yán)格驗(yàn)證，但電路版圖在性能和面積方面要比單純基于標(biāo)準(zhǔn)單元設(shè)計(jì)的版圖好很多。 ? Datapath: . ALUs, adders, register, shifters。 ASIC 單元庫的質(zhì)量可用以下標(biāo)準(zhǔn)評價(jià)： ? 可靠性 (Robustness)：一個(gè)單元庫在面積、功耗和性能方面做到了平衡，但是如果不可靠，那這個(gè)庫沒有任何作用。 ? 可用性 (Usability)：如果沒有配套的設(shè)計(jì)屬性， 庫再大也沒有作用。否則工藝不能發(fā)揮最大的潛力來產(chǎn)生效益。因此，在購買庫和開發(fā)庫之間，你選擇其中的一個(gè)一定是因?yàn)槠涿黠@的經(jīng)濟(jì)優(yōu)勢，反之亦然。 標(biāo)準(zhǔn)單元的分類 12 March 2023 28 Standard Cell Techniques 單元庫里的標(biāo)準(zhǔn)單元，或者是用于存儲信息，或者是完成某種特定的邏輯功能。 最低的一級是晶體管級或器件級 。在這一級中的 模塊設(shè)計(jì)用標(biāo)準(zhǔn)單元構(gòu)成 。在這一級中，設(shè)計(jì) 被劃分為 諸如 DSP、微控制器、 MPEG編碼器、 UART、USB、 ADC、 DAC和 PLL類的 具有復(fù)雜功能的 子系統(tǒng) 。 所有這些屬性一起給單元庫中的每一個(gè)單元提供了一個(gè)完整的描述。 在單元的所有屬性中， 最常用的三種單元屬性是： 符號屬性 (Symbol View)、 結(jié)構(gòu)屬性 (Schematic View) 和 版圖屬性 (Layout View)。因此要考慮標(biāo)準(zhǔn)單元本身的設(shè)計(jì)，首要的一點(diǎn)就是單元庫應(yīng)該與所用的制造工藝的特殊要求和特征兼容。 ? 為每種單元類型設(shè)計(jì)多種驅(qū)動(dòng)強(qiáng)度的實(shí)現(xiàn) 。 ? 單元版圖必須采用全定制設(shè)計(jì) 。 標(biāo)準(zhǔn)單元基本形狀相關(guān)特性 (3/4) 12 March 2023 44 ? 一般情況下， 單元版圖內(nèi)只用金屬 1(和 2)來實(shí)現(xiàn)連接 。 ? 在單元的上部和下部 ， 用預(yù)先定義的相同寬度和位置的金屬線實(shí)現(xiàn)單元中電源 (DVDD)和地 (DVSS)的連接 。 必須易于水平拼接并成行排列。在一定的條件下，單元間可以共用襯底和阱接觸孔 . 例如通過使用定義在柵格上的信號間距可以使布線更加簡便快捷。 在整個(gè)數(shù)字版圖設(shè)計(jì)中是一種相當(dāng)常用的設(shè)計(jì)方法。 VDD VSS n tub p tub Intracell wiring pullups pulldowns pin pin Feedthrough area 12 March 2023 55 Standard Cell Techniques ? 填充單元 (feedthrough)可以增加垂直布線通道。 標(biāo)準(zhǔn)單元的基本結(jié)構(gòu) (4/6) 端口 可用不同的方式放置： – 端口靠近單元的頂部和底部以進(jìn)行連接。 相同的單元的整體面積可能會(huì)更??；而如果連接的單元是相鄰的，則端口的連接會(huì)很短，并且不會(huì)浪費(fèi)任何布線通道的間距。 標(biāo)準(zhǔn)單元的基本結(jié)構(gòu) (5/6) 12 March 2023 59 ? 標(biāo)準(zhǔn)單元的設(shè)計(jì)和結(jié)構(gòu)依賴于加工工藝中可用的布線層數(shù) 。 60 基于標(biāo)準(zhǔn)單元的版圖方法 ― without over the cell routing) (1980s) signals Routing channel VDD GND 12 March 2023 60 Standard Cell Techniques 通道布線 Channel Routing 12 March 2023 61 Standard Cell Techniques 標(biāo)準(zhǔn)單元的基本結(jié)構(gòu) (6/6) 12 March 2023 62 Standard Cell Techniques ? 如果在單元中間含有通孔的設(shè)計(jì)實(shí)現(xiàn) ，則 可以把 端口放在中間，在單元上方進(jìn)行布線 。 基于標(biāo)準(zhǔn)單元的芯片版圖 12 March 2023 72 Standard Cell Techniques – 單元成行排列，并可直接鄰接； – I/O pads沿芯片四周排放； – 同一行中的單元可鄰接排放； – 電源線和地線在 I/O pads和核心電路 (core cells)之間成環(huán)形布線； 167。 一個(gè)網(wǎng)格式布線器要遵循兩個(gè)約束條件 ： ? 導(dǎo)線只能有幾種固定的寬度； ? 導(dǎo)線只能放在預(yù)先確定了坐標(biāo)的網(wǎng)格上。目前使用的格點(diǎn)有三種： Routing Grid Types (2/2) 12 March 2023 78 Standard Cell Techniques ? 采用 線到線的間距 ，則在使用通孔時(shí)很多金屬走線需要信號線拐角。 ? 采用 通孔到通孔的間距 , 設(shè)計(jì)的 空隙率 (the porosity) 最大，且布線也更簡單。 ? 設(shè)計(jì)規(guī)則決定了網(wǎng)格尺寸； 對同一工藝中的任何其他金屬層采用同樣的方法。不同工藝層上的金屬線寬度及其間距都有不同的最小寬度，如果使所有的網(wǎng)格都采用同樣的尺寸，那只能統(tǒng)一采用芯片上尺寸要求最大的那個(gè)工藝層的尺寸，這勢必會(huì)浪費(fèi)其他工藝層的面積。 定向型工藝層技術(shù) (1/3)