基于vhdl的數(shù)字頻率計的的設(shè)計論文-wenkub
2023-07-11 12:26:31 本頁面
【正文】 還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。VHDL 語言設(shè)計方法靈活多樣 , 既支持自頂向下的設(shè)計方式, 也支持自底向上的設(shè)計方法。VHDL 語言能夠成為標準化的硬件描述語言并獲得廣泛應(yīng)用 , 它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點。第二章 技術(shù)與開發(fā)工具 VHDL簡介 簡介VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。一般取1s作為閘門時間。通常情況下計算每秒內(nèi)待測信號的脈沖個數(shù)，即閘門時間為1s。 設(shè)計內(nèi)容分析數(shù)字頻率計的功能，完成功能模塊的劃分，分別用VHDL語言完成底層模塊的設(shè)計和以原理圖的方法完成頂層模塊的設(shè)計，分別對各個模塊以及頂層模塊進行仿真分析，最后在硬件開發(fā)平臺上進行測試。數(shù)字頻率計模塊劃分的設(shè)計具有相對獨立性，可以對模塊單獨進行設(shè)計、調(diào)試和修改，縮短了設(shè)計周期。該頻率計采用VHDL硬件描述語言編程以MAX+PLUSⅡ為開發(fā)環(huán)境，極大地減少了硬件資源的占用。數(shù)字頻率計模塊劃分的設(shè)計具有相對獨立性，可以對模塊單獨進行設(shè)計、調(diào)試和修改，縮短了設(shè)計周期。關(guān)鍵詞：VHDL 數(shù)字頻率計 EDA MAX+PLUSⅡ 基于VHDL的數(shù)字頻率計的設(shè)計第一章 概述 設(shè)計概述所謂頻率，就是周期信號在單位時間（1s）里變化的次數(shù)。 設(shè)計原理我們都知道，頻率信號易于傳輸，抗干擾性強，可以獲得較好的測量精度。閘門時間可以根據(jù)需要取值，大于或小于1S都可以。數(shù)字頻率計的關(guān)鍵組成部分包括測頻控制信號發(fā)生器、計數(shù)器、鎖存器、譯碼驅(qū)動電路和顯示電路，其原理框圖如圖1. 1所示。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。歸納起來,VHDL 語言主要具有以下優(yōu)點：(1) VHDL 語言功能強大，設(shè)計方式多樣 VHDL 語言具有強大的語言結(jié)構(gòu), 只需采用簡單明確的VHDL語言程序就可以描述十分復(fù)雜的硬件電路。 既支持模塊化設(shè)計方法, 也支持層次化設(shè)計方法。VHDL 語言既支持標準定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會給硬件描述帶來較大的自由度。當硬件電路的設(shè)計描述完成以后，VHDL 語言允許采用多種不同的器件結(jié)構(gòu)來實現(xiàn)。 VHDL程序組成部分全部的VHDL程序由實體（Entity）、構(gòu)造體(Architecture)、配置（Configuration）、包集合（Package）、庫（Library）5個部分組成。(4) 包集合 存放各設(shè)計模塊都能共享的數(shù)據(jù)類型、常數(shù)和子程序等。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。 (4) 對于用VHDL完成的一個確定的設(shè)計，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動的把VHDL描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。使用MAX+PLUSⅡ軟件，設(shè)計者無需精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)，只需用業(yè)已熟悉的設(shè)計輸入工具，如硬件描述語言、原理圖等進行輸入即可，MAX+PLUSⅡ就會自動將設(shè)計轉(zhuǎn)換成目標文件下載到器件中去。MAX+PLUSⅡ提供了與其他設(shè)計輸入、綜合和校驗工具的接口，借口符合EDIF 200/300、LPM、VHDL、VerilogHDL等標準。(4) 與結(jié)構(gòu)無關(guān)。(6) 豐富的設(shè)計庫。(1) 設(shè)計輸入MAX+PLUSⅡ的設(shè)計輸入方法有多種，主要包括文本設(shè)計輸入、原理圖輸入、波形設(shè)計輸入等多種方式。編譯器通過讀入設(shè)計文件并產(chǎn)生用于編程、仿真和定時分析的輸出文件來完成編譯工作。(4) 器件編程MAX+PLUSⅡ通過編程器（Device Programmer）將編譯器生成的編程文件編程或配置到Altera CPLD器件中，然后加入實際激勵信號進行測試，檢查是否達到了設(shè)計要求？Altera公司器件的編程方法有許多種，可通過編程器、JTAG在系統(tǒng)編程及Altera在線配置等方式進行。(3) 響應(yīng)時間15s。時基產(chǎn)生與測頻時序控制電路待測信號脈沖計數(shù)電路鎖存與譯碼顯示電路ENCLRLOCKq[0:15]z1[0:6]z2[0:6]z3[0:6]z4[0:6]待測信號F_IN標準時鐘CLK 數(shù)字頻率計的組成框圖(1) 時基產(chǎn)生與測頻時序控制電路模塊時基產(chǎn)生與測頻時序控制電路的主要產(chǎn)生計數(shù)允許信號EN、清零信號CLR和鎖存信號LOCK。(3) 鎖存與譯碼顯示控制電路模塊鎖存與譯碼顯示控制電路用于實現(xiàn)記憶顯示，在測量過程中不刷新新的數(shù)據(jù)，直到測量過程結(jié)束后，鎖存顯示測量結(jié)果，并且保存到下一次測量結(jié)束。各功能模塊采用VHDL語言來描述。ENTITY CTRL IS PORT(CLK: IN STD_LOGIC。 清零信號END。139。 允許計數(shù) END IF。 CLR=Q(3) AND Q(2) AND NOT(Q(1))。 待測信號脈沖計數(shù)電路模塊的VHDL源程序 十進制加法計數(shù)器的VHDL源程序LIBRARY IEEE。 COUNT10: BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0))。 THEN COUNT10=0000。 計數(shù)值滿9清零 ELSE COUNT10=COUNT10+39。 END IF。LIBRARY IEEE。 待測時鐘信號 EN: IN STD_LOGIC。ARCHITECTURE ART OF COUNT IS COMPONENT CB10 元件CB10引用說明語句 PORT(CLK,EN,CLR: IN STD_LOGIC。 SIGNAL CLK3: STD_LOGIC。 CLK4=NOT QC(3)。 元件引用例示 U4:CB10 PORT MAP(CLK4,EN,CLR,
公司管理相關(guān)推薦
鄂ICP備17016276號-1