【正文】 理速度的限制，數(shù)字中頻軟件無線電正成為理想軟件無線電的一種經(jīng)濟、適用的折中選擇。 數(shù)字上下變頻技術(shù)的應用發(fā)展及現(xiàn)狀隨著近年來現(xiàn)場可編程門陣列(FPGA)器件和通用數(shù)字信號處理器(DSP)在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程或軟件編程方式實現(xiàn)無線功能的軟件無線電技術(shù)在理論和實用化上都趨于成熟和完善。它的實現(xiàn)是以一個通用、標準、模塊化的硬件平臺為依托，通過軟件編程來完成無線電臺的各種功能，從基于硬件、面向用途的電臺設(shè)計方法中解放出來。數(shù)字上變頻技術(shù)( Digital Up Converter—DUC)是軟件無線電的核心技術(shù)之一，也是計算量最大的部分，一般通過FPGA或?qū)Ｓ眯酒扔布崿F(xiàn)。理論上，在軟件無線電系統(tǒng)發(fā)送端，將已調(diào)制好的基帶信號通過脈沖成型濾波進行整形、采樣抽取等，并經(jīng)過插值濾波來提高采樣速率，之后與本地的數(shù)控正交振蕩器混頻，得到I/Q正交信號，進行數(shù)字混頻后，再經(jīng)過數(shù)模轉(zhuǎn)換（DAC）后轉(zhuǎn)換成直接中頻輸出。 HB filter。并通過Modelsim的仿真以驗證數(shù)字上變頻的正確性。用現(xiàn)場可編程陣列(FPGA)來設(shè)計數(shù)字上下變頻器有許多好處。 畢業(yè)設(shè)計(論文)說明書題 目： 基于FPGA的數(shù)字上變頻設(shè)計 院 （系）： 信息與通信學院 √ 題目類型： 理論研究 實驗研究 工程設(shè)計 工程技術(shù)研究 軟件開發(fā) 桂林電子科技大學畢業(yè)設(shè)計（論文）報告用紙 第 4 頁 共 4 頁摘 要數(shù)字變頻技術(shù)在軟件無線電和各類數(shù)字化發(fā)射接收機中得到了廣泛應用。FPGA在硬件上具有很強的穩(wěn)定性和極高的運算速度，在軟件上具有可編程的特點，在某些專用芯片不能完全滿足系統(tǒng)技術(shù)指標的情況下，所以采用FPGA來設(shè)計數(shù)字下變頻器更是一種好的解決方案。關(guān)鍵詞：數(shù)字上變頻；FPGA；插值；HB濾波器；CIC濾波器AbstractDigital Frequency Conversion Technology in Software Defined Radio and various types of digital launch or receivers have been widely used. As the digital signal processor (DSP) processing speed is limited, often it is difficult for A / D sampling rate to be highspeed digital signal directly to the various categories of realtime processing. In order to resolve this contradiction, the need for digital up or down conversion technology, highspeed sampling rate of signals to be turned into a low rate of baseband signal for the next stage of signal processing. With fieldprogrammable array (FPGA) to the design of digital downconverter has many advantages. FPGA hardware has strong stability and high putational speed, the software has programmable features, and in some special DDC chip technology can not pletely meet the indicators, so the number of used FPGA to design the next converter is a good solution. Digital Up Converter Based on the basic principles of the use of the various advantages of FPGA devices, development tools in the FPGA on the Quartus II. DUC pleted the design, integration, and ultimately the realization of the simulation in Modelsim. First introduced the principle of digital up conversion and of each module, and then Verliog HDL language by writing and calling IP nuclear to achieve each module function, and finally, through the schematic diagram of the structure to the overall realize frequency in the figures. And through the simulation Modelsim to verify the correctness of the digital frequency. Finally, through the Modelsim simulation to verify the accuracy of the upconversion.Keywords:DUC。CIC filter目 錄引言 11 緒論 2 數(shù)字變頻技術(shù)簡介 2 數(shù)字上下變頻技術(shù)的應用發(fā)展及現(xiàn)狀 2 課題研究內(nèi)容及設(shè)計方案 32 FPGA系統(tǒng)設(shè)計基礎(chǔ) 4 FPGA簡介 4 FPGA基本結(jié)構(gòu) 4 FPGA的基本設(shè)計流程 5 設(shè)計輸入方式和軟件 6 仿真的方法和軟件 63 數(shù)字上變頻技術(shù)理論基礎(chǔ) 7 數(shù)字上變頻原理概述 7 數(shù)字混頻正交變換 7 影響數(shù)字上變頻性能的主要因素 8 數(shù)字上變頻的基本原理 9 多速率信號處理 9 9 整數(shù)倍內(nèi)插 10 高效數(shù)字濾波器 11 CIC濾波器 12 HB半帶濾波器 14 DDS的實現(xiàn)原理 154 各模塊設(shè)計實現(xiàn)原理 17 DDS設(shè)計 17 相位累加器 18 正弦查找表 18 內(nèi)插濾波器設(shè)計 20 HB半帶濾波器設(shè)計 20 CIC濾波器設(shè)計 21 混頻器設(shè)計 225 數(shù)字上變頻仿真與驗證 24 Modelsim仿真軟件介紹和特點 24 Modelsim仿真方法 25 前仿真 25 后仿真 25 Modelsim 仿真的基本步驟 25 仿真結(jié)果 286 結(jié)論 31謝 辭 32參考文獻 33附錄 34 桂林電子科技大學畢業(yè)設(shè)計（論文）報告用紙 第 1 頁 共 38 頁 桂林電子科技大學畢業(yè)設(shè)計（論文）報告用紙 第 42 頁 共 38 頁引言近年來，軟件無線電理論正逐漸趨于成熟與完善，軟件無線電技術(shù)已經(jīng)被越來越廣泛地應用于蜂窩通信及各種軍用和民用的無線通信系統(tǒng)中?，F(xiàn)場可編程門陣列（FPGA）具有功能強大，開發(fā)過程投資小、周期短，可反復編程修改，保密性能好，開發(fā)工具智能化等特點，正好充分發(fā)揮了軟件無線電可編程能力強，易于升級的特點。雖然現(xiàn)在專用的數(shù)字下變頻芯片品種很多，但是它們在設(shè)計和修改方面遠遠不如FPGA靈活，使用FPGA替代專用的數(shù)字上變頻芯片更加符合軟件無線電的思想。軟件無線電強調(diào)體系結(jié)構(gòu)的開放性和全面可編程性，通過軟件的更新改變硬件的配置結(jié)構(gòu)，實現(xiàn)新功能，并有利于硬件模塊的不斷升級和擴展。軟件無線電技術(shù)只需通過軟件上的更新就能夠選擇不同的業(yè)務(wù)或調(diào)制方式、追加和修改功能，具有傳統(tǒng)硬件方式所無法比擬的靈活性、開放性和可擴展性。在目前大多數(shù)軟件無線電接收機中，一般先經(jīng)模擬下變頻至適當中頻，然后在中頻用ADC數(shù)字化后輸出高速數(shù)字中頻信號，再經(jīng)數(shù)字下變頻器(Digital Down ConverterDDC)的變頻、抽取和低通濾波處理之后變?yōu)榈退俚幕鶐盘枺詈髮⒒鶐盘査徒o通用DSP器件作后續(xù)的解調(diào)、解碼、抗干擾、抗衰落、自適應均衡等處理。因此，數(shù)字上下變頻技術(shù)己經(jīng)成為軟件無線電接收機的核心技術(shù)之一，通用數(shù)字上下變頻器也被越來越廣泛的應用到各種軍、民用無線通信設(shè)備以及電子戰(zhàn)、雷達和信息化家電等領(lǐng)域。AD公司的AD6620, AD6624。許多型號的DDC芯片(如Intersil公司的HSP50214B)事實上其功能己遠遠不只是下變頻，還包括了成形濾波器、定時同步內(nèi)插濾波器、重采樣NCO、坐標變換、數(shù)字AGC等功能其芯片內(nèi)部的各個功能模塊均是可編程的，將其與通用DSP器件結(jié)合，便可構(gòu)成一個標準的數(shù)字化多模式軟件無線電接收機硬件平臺。本課題的工作流程如下安排，后續(xù)章節(jié)將圍繞該設(shè)計步驟順序?qū)Ρ敬握n題研究進行詳細敘述。并給出仿真波形圖，反復對各模塊進行改進，以求仿真波形最佳。 本文首先概括性的介紹了數(shù)字上變頻技術(shù)的理論基礎(chǔ)，第二章對用到的工具FPGA進行了簡要的介紹說明；第三章對上變頻各個模塊的關(guān)鍵技術(shù)有正交變換原理、多速率信號處理、高效數(shù)字濾波結(jié)構(gòu)以及數(shù)控振蕩器、混頻器進行了一一闡述，第四章是本論文的重點，對上變頻的設(shè)計思路和具體工作做出了詳細的說明介紹；在第五章給出了系統(tǒng)的調(diào)試和驗證結(jié)果。利用FPGA，設(shè)計人員可以在實驗室中設(shè)計出專用IC，實現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開發(fā)、上市的時間，降低了開發(fā)成本。因為電路的邏輯功能可以由編程數(shù)據(jù)設(shè)定，而且能在線裝入和修改，所以硬件的設(shè)計和安裝完全可以一次完成，這樣就節(jié)省了修改硬件電路耗費的人力和物力。總之，F(xiàn)PGA的使用非常靈活，對于同一片F(xiàn)PGA，通過配置不同的編程數(shù)據(jù)可以產(chǎn)生不同的電路功能。典型的FPGA通常包含六部分，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。FPGA一般依賴寄存器完成同步時序邏輯設(shè)計。 （3）嵌入式塊RAM 目前大多數(shù)FPGA都有內(nèi)嵌的塊RAM。簡單的說，RAM是一種寫地址，讀數(shù)據(jù)的存儲單元；CAM與RAM恰恰相反。 由于在設(shè)計過程中，往往由布局布線器自動根據(jù)輸入的邏輯網(wǎng)表的拓撲結(jié)構(gòu)和約束條件選擇可用的布線資源連通所用的底層單元模塊，所以常常忽略布線資源。 FPGA的基本設(shè)計流程 FPGA的設(shè)計流程就是利用EDA開發(fā)軟件和編程工具對FPGA芯片進行開發(fā)的過程。而對于設(shè)計工具來說，這兩種語言都是支持的，并且綜合出來的模塊也是可以混合利用的。 仿真的方法和軟件仿真的方法主要有兩種：（1）交互式仿真方法：利用EDA工具的仿真器進行仿真，使用方便，但輸入輸出不便于記錄規(guī)檔，當輸入量較多時不便于觀察和比較。Matlab最新版本matlab2007還支持matlab與modelsim 的聯(lián)合仿真，這就大大減輕了測試工程師的工作量。所以對于一個實信號而言，只需其正頻部分或負頻部分就能夠完全加以描述，不會丟失任何信息，也不會產(chǎn)生虛假信號。對于一個實的窄帶信號： （3—3）所以窄帶信號的解析表示為： （3—4）用極坐標形式可以表示為： （3—5）式中稱為信號的載頻分量，它作為信息載體不含有用信息。上變頻是指將信號的頻譜搬移到更高的頻率上，若待變頻信號為xa(t)，變頻信號xb(t)用公式表示為： （3—7）其中ωc為搬移的頻率，將基帶信號搬到該頻率上稱為上變頻（ωc為負）。另外，數(shù)字上變頻的輸入、輸出數(shù)據(jù)精度和內(nèi)部運算精度也影響著接收機的性能。至于濾波器的階數(shù)，同樣涉及到的是硬件資源消耗的問題。對于基帶信號，其帶寬般較窄，因此在很多應用場合中都是根據(jù)Nyquist采樣定理，再結(jié)合工程實際，—4倍的基帶信號最高頻率進行采樣。提高基帶信號的數(shù)據(jù)速率有兩種途徑：一種是簡單的數(shù)據(jù)保持方法。本設(shè)計采用嚴格的插值濾波，先經(jīng)過零值內(nèi)插，然后濾波得到。多速率信號處理技術(shù)為這種降速處理的實現(xiàn)提供了理論依據(jù)，其中最為重要的理論是抽取和內(nèi)插，它們?yōu)閿?shù)字上下變頻的成功實現(xiàn)奠定了重要的基礎(chǔ)。使信號采樣率降低的轉(zhuǎn)換，稱為抽??；使信號采樣率升高的轉(zhuǎn)換，稱為內(nèi)插。 整數(shù)倍內(nèi)插內(nèi)插是抽取的逆過程。ω（m）經(jīng)過h( m) 低通濾波變成y( m) 。 信號內(nèi)插前后波形及其頻譜。在數(shù)字上下變頻器中，所實現(xiàn)的很重要的一部分功能就是抽取和內(nèi)插，這些功能都可以依靠多速率濾波器來完成。 CIC濾波器CIC濾波器(Cascade Integrator Comb Filter)，即級聯(lián)積分梳狀濾波器，是一種多采樣率的高效窄帶低通數(shù)字濾波器。積分器部分包含了N級采樣率在fs下的理想數(shù)字積分器