【正文】 R，ACC→MDR，MAR→MM，WR（2）ADD M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR， OP(IR) →CU，Ad(IR) →MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR假設主存容量256M*32位，在指令字長、存儲字長、機器字長相等的條件下，ACC、X、IR、MDR寄存器均為32位，PC和MAR寄存器均為28位。MIPS：Million Instruction Per Second，每秒執(zhí)行百萬條指令數，為計算機運算速度指標的一種計量單位。MQ：MultiplierQuotient Register，乘商寄存器，乘法運算時存放乘數、除法時存放商的寄存器。IR：Instruction Register，指令寄存器，其功能是存放當前正在執(zhí)行的指令。指令字長：一條指令的二進制代碼位數。存儲容量：存儲器中可存二進制代碼的總量；（通常主、輔存容量分開描述）。存儲字：一個存儲單元所存二進制代碼的邏輯單位。存儲單元：可存放一個機器字并具有特定存儲地址的存儲單位。CPU：中央處理器，是計算機硬件的核心部件，由運算器和控制器組成；（早期的運算器和控制器不在同一芯片上，現在的CPU內除含有運算器和控制器外還集成了CACHE）。7. 解釋下列概念：主機、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、機器字長、指令字長。計算機硬件：指計算機中的電子線路和物理裝置。計算機軟件：計算機運行所需的程序及相關資料。解：P9108. 解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答應分英文全稱、中文名、功能三部分。CU：Control Unit，控制單元（部件），為控制器的核心部件，其功能是產生微操作命令序列。X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數寄存器，即運算器中工作寄存器之一，用來存放操作數；MAR：Memory Address Register，存儲器地址寄存器，在主存中用來存放欲訪問的存儲單元的地址。9. 畫出主機框圖，分別以存數指令“STA M”和加法指令“ADD M”（M均為主存地址）為例，在圖中按序標出完成該指令（包括取指令階段）的信息流程（如→①）。10. 指令和數據都存于存儲器中，計算機如何區(qū)分它們？解：計算機區(qū)分指令和數據有以下2種方法：l 通過不同的時間段來區(qū)分指令和數據，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應微程序）取出的即為數據。答：按照計算機的效率、速度、價格和運行的經濟性和實用性可以將計算機劃分為通用計算機和專用計算機?？偩€傳輸的特點是：某一時刻只能有一路信息在總線上傳輸，即分時使用。4. 為什么要設置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點？哪種方式響應時間最快？哪種方式對電路故障最敏感？答：總線判優(yōu)控制解決多個部件同時申請總線時的使用權分配問題；常見的集中式總線控制有三種：鏈式查詢、計數器定時查詢、獨立請求；特點：鏈式查詢方式連線簡單，易于擴充，對電路故障最敏感；計數器定時查詢方式優(yōu)先級設置較靈活，對故障不敏感，連線及控制過程較復雜；獨立請求方式速度最快，但硬件器件用量大，連線多，成本較高。總線的主設備（主模塊）：指一次總線傳輸期間，擁有總線控制權的設備（模塊）；總線的從設備（從模塊）：指一次總線傳輸期間，配合主設備完成數據傳輸的設備（模塊），它只能被動接受主設備發(fā)來的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時間；總線的通信控制：指總線傳送過程中雙方的時間配合方式。異步通信：指沒有統一時鐘控制的通信，部件間采用應答方式進行聯系，控制方式較同步復雜，靈活性高，當系統中各部件工作速度差異較大時，有利于提高總線工作效率。答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。圖（1）（2）三態(tài)門1受T0＋T1控制，以確保T0時刻D→總線，以及T1時刻總線→接收門1→A。Cache主存層次在存儲系統中主要對CPU訪存起加速作用，即從整體運行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價卻接近于主存。而主存與輔存層次的調度目前廣泛采用虛擬存儲技術實現，即將主存與輔存的一部分通過軟硬結合的技術組成虛擬存儲器，程序員可使用這個比主存實際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當程序運行時，再由軟、硬件自動配合完成虛擬地址空間與主存實際物理空間的轉換。即：存取周期 = 存取時間 + 恢復時間5. 什么是存儲器的帶寬？若存儲器的數據總線寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？解：存儲器的帶寬指單位時間內從存儲器進出信息的最大數量。7. 一個容量為16K32位的存儲器，其地址線和數據線的總和是多少？當選用下列不同規(guī)格的存儲芯片時，各需要多少片？1K4位，2K8位，4K4位，16K1位，4K8位，8K8位解：地址線和數據線的總和 = 14 + 32 = 46根；選擇不同的芯片時，各需要的片數為：1K4：（16K32） / （1K4） = 168 = 128片2K8：（16K32） / （2K8） = 84 = 32片4K4：（16K32） / （4K4） = 48 = 32片16K1：（16K32）/ （16K1） = 132 = 32片4K8：（16K32）/ （4K8） = 44 = 16片8K8：（16K32） / （8K8） = 24 = 8片8. 試比較靜態(tài)RAM和動態(tài)RAM。集中式：在最大刷新間隔時間內，集中安排一段時間進行刷新，存在CPU訪存死時間。線選法：地址譯碼信號只選中同一個字的所有位，結構簡單，費器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點即為所選單元。試問采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？解：采用分散刷新方式刷新間隔為:2ms，其中刷新死時間為：256=采用分散刷新方式刷新間隔為：256（+）=采用異步刷新方式刷新間隔為:2ms12. 畫出用10244位的存儲芯片組成一個容量為64K8位的存儲器邏輯框圖。 = 16K8位 / 16 = 1K8位，16片1K8位字串聯成16K8位組內片數 = 組容量 / 片容量 = 1K8位 / 1K4位 = 2片，兩片1K4位芯片位并聯成1K8位存儲器邏輯框圖：（略）。 a = 17，b = 4，總和 = 17+4 = 21； ……由上可看出：片字數越少，片字長越長，引腳數越多。地址格式分配如下：15. 設CPU共有16根地址線，8根數據線，并用（低電平有效）作訪存控制信號，作讀寫命令信號（高電平為讀，低電平為寫）。解：（1）地址空間分配圖： 系統程序區(qū)（ROM共4KB）：0000H0FFFH 用戶程序區(qū)（RAM共12KB）：1000HFFFFH RAM：選擇4K8位芯片3片，字串聯(RAM1地址范圍為:1000H1FFFH,RAM2地址范圍為2000H2FFFH, RAM3地址范圍為:3000H3FFFH) （2）地址空間分配圖： RAM0:0000H1FFFH RAM1:2000H3FFFH RAM2:4000H5FFFH RAM3:6000H7FFFH RAM4:8000H9FFFH RAM5:A000HBFFFH RAM6:C000HDFFFH RAM7:E000HFFFFH（3）如果運行時發(fā)現不論往哪片RAM寫入數據后，以A000H為起始地址的存儲芯片(RAM5)都有與其相同的數據，則根本的故障原因為：該存儲芯片的片選輸入端很可能總是處于低電平。若對A13=0的地址空間（偶數片）進行訪問，只能錯誤地訪問到A13=1的對應空間(奇數片)中去。當有效信息為1110時，c3c2c1=101,漢明碼為1011110。存儲系統中Cache—主存層次采用了程序訪問的局部性原理。3）可提高存取速度。3）數據Cache對不同數據類型的支持更為靈活，既可支持整數（例32位），也可支持浮點數據（如64位）。試問主存和高速存儲器的地址各為幾位？畫出主存地址格式。（2）階碼和尾數均為補碼。 解：據題意畫出該浮點數的格式：階符1位階碼4位數符1位尾數10位 （5）原碼表示的定點整數。分別寫出其正數和負數的表示范圍。解：（1）無符號整數：0 —— 216 1，即：0—— 65535； 231則負數表示范圍為：（129）180。231則正數表示范圍為：29180。231則負數表示范圍為：1180。232則正數表示范圍為：21180。 [x2]原= 1000；[y2]補= 1000；[z2]反= 1000； （1）A=9/64， B=13/32，求A+B。 （3）A=3/16，B=9/32，求A+B。 （5）A=115，B=24，求A+B。 [A]補=1 010 1001, [B]補=0 011 0101, [B]補=1 100 1011[AB]補= 1 0101001 + 1 1001011 = 0 1110100 —— 溢出（5）A=115= 111 0011B, B= 24= 11 000B （1）x=2011 100，y=2010（ 100）； [xy]補=11，110； 010, 已是規(guī)格化數。 [Mx]補+[My]補= + 11. 100001 = xy =2100 000（3）x=2101（ 101）,y=2100（ 111） [Mx]補+[My]補= + （1）= （1）2） 結果規(guī)格化： 解：（1）4—4—4—。 5—5—3—3分組的進位時間=180。 結論：雙重分組并行進位的最長進位時間只與組數和級數有關，與組內位數無關。 4）181為4位片，無法5533分組，只能4444分組； 七 4. 零地址指令的操作數來自哪里？？各舉一例說明。答：對于二地址指令而言，操作數的物理地址可安排在寄存器內、指令中或內存單元內等。1時（N/26 + M/212 向上取整），K最大，則二地址指令最多有：Kmax=161=15種（只留一種編碼作擴展標志用。略。 16位，且存儲字長等于指令字長，若該機指令系統可完成108種操作，操作碼位數固定，且具有直接、間接、變址、基址、相對、立即等六種尋址方式，試回答：（1）畫出一地址指令格式并指出各字段的作用；解：（1）單字長一地址指令格式： （3）由于存儲字長為16位，故一次間址的尋址范圍為216；若多次間址，需用存儲字的最高位來區(qū)別是否繼續(xù)間接尋址，故尋址范圍為（4）立即數的范圍為32——31（有符號數），或0——63（無符號數）。變址尋址由于變址寄存器的內容由用戶給定，而且在程序的執(zhí)行過程中允許用戶修改，而其形式地址始終不變，故變址尋址的指令便于用戶編制處理數組問題的程序。 方案二：如果仍采用單字長指令（16位）格式，為使指令尋址范圍擴大到4M，可通過段尋址方案實現。在完成指令尋址方式所規(guī)定的尋址操作后，得有效地址EA（6位），再由硬件自動完成段尋址，最后得22位物理地址。方案三：在采用單字長指令（16位）格式時，還可通過頁面尋址方案使指令尋址范圍擴大到4M。指令尋址方式中增設頁面尋址。 （2）如采用基址尋址，則指令格式中應給出基址寄存器號，以指定哪一個通用寄存器用作基址寄存器。答：。3. 畫出指令周期的流程圖，分析說明圖中每個子周期的作用。 （1）畫出完成間接尋址的取數指令LDAX（將主存某地址單元X的內容取至AC中）的數據流（從取指令開始）。常用的數據通路結構方式有直