【正文】 T3時(shí)刻總線→接收門2→B。12. 設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：（1） 設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D→A、D→B和D→C寄存器間的傳送；（2） 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：T0時(shí)刻完成D→總線；T1時(shí)刻完成總線→A；T2時(shí)刻完成A→總線；T3時(shí)刻完成總線→B。8. 為什么說(shuō)半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？答：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。6. 試比較同步通信和異步通信。5. 解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。通用計(jì)算機(jī)適應(yīng)性強(qiáng)，但犧牲了效率、速度和經(jīng)濟(jì)性，而專用計(jì)算機(jī)是最有效、最經(jīng)濟(jì)和最快的計(jì)算機(jī)，但適應(yīng)性很差。l 通過地址來(lái)源區(qū)分，由PC提供存儲(chǔ)單元地址的取出的是指令，由指令地址碼部分提供存儲(chǔ)單元地址的取出的是操作數(shù)。假設(shè)主存容量為256M*32位，在指令字長(zhǎng)、存儲(chǔ)字長(zhǎng)、機(jī)器字長(zhǎng)相等的條件下，指出圖中各寄存器的位數(shù)。MDR：Memory Data Register，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，在主存中用來(lái)存放從某單元讀出、或要寫入某存儲(chǔ)單元的數(shù)據(jù)。ALU：Arithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。CPU：Central Processing Unit，中央處理機(jī)（器），是計(jì)算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。機(jī)器字長(zhǎng)：指CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。存儲(chǔ)字長(zhǎng)：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)。存儲(chǔ)元件：存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取。主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存?。挥纱鎯?chǔ)體、各種邏輯部件及控制電路組成。主機(jī)：是計(jì)算機(jī)硬件的主體部分，由CPU和主存儲(chǔ)器MM合成為主機(jī)。硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。第一章 計(jì)算機(jī)系統(tǒng)概論1. 什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要？解：P3計(jì)算機(jī)系統(tǒng)：由計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。5. 馮?諾依曼計(jì)算機(jī)的特點(diǎn)是什么？解：馮?諾依曼計(jì)算機(jī)的特點(diǎn)是：P8l 計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；l 指令和數(shù)據(jù)以同同等地位存放于存儲(chǔ)器內(nèi)，并可以按地址訪問；l 指令和數(shù)據(jù)均用二進(jìn)制表示；l 指令由操作碼、地址碼兩大部分組成，操作碼用來(lái)表示操作的性質(zhì)，地址碼用來(lái)表示操作數(shù)在存儲(chǔ)器中的位置；l 指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；l 機(jī)器以運(yùn)算器為中心（原始馮?諾依曼機(jī)）。PC：Program Counter，程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址。ACC：Accumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的寄存器。I/O：Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。解：。第2章 計(jì)算機(jī)的發(fā)展及應(yīng)用1. 通常計(jì)算機(jī)的更新?lián)Q代以什么為依據(jù)？答：P22主要以組成計(jì)算機(jī)基本電路的元器件為依據(jù)，如電子管、晶體管、集成電路等。例如個(gè)人電腦和計(jì)算器。答：P46。答：同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。10. 為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plug and play？哪些總線有這一特點(diǎn)？答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；plug and play：即插即用，EISA、PCI等具有此功能。解：（1）由T打開三態(tài)門將 D寄存器中的內(nèi)容送至總線bus，由cp脈沖同時(shí)將總線上的數(shù)據(jù)打入到 A、B、C寄存器中。T0、TTT3波形圖如圖（2）所示。綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來(lái)看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。4. 說(shuō)明存取周期和存取時(shí)間的區(qū)別。（注：1ns=109s）6. 某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。（參看課件）9. 什么叫刷新？為什么要刷新？說(shuō)明刷新有幾種方法。異步式：是集中式和分散式的折衷?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。解：設(shè)采用SRAM芯片，則：總片數(shù) = （64K8位） / （10244位）= 642 = 128片題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁(yè)面、組三級(jí)，因此畫圖時(shí)也應(yīng)分三級(jí)畫。解：存儲(chǔ)基元總數(shù) = 64K8位 = 512K位 = 219位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。 …… 結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19根，數(shù)據(jù)線 = 1根；或地址線 = 18根，數(shù)據(jù)線 = 2根。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲(chǔ)芯片的連接圖。 （4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？解：（1）CPU與存儲(chǔ)器芯片連接邏輯圖：（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“1”的情況。解：有效信息均為n=4位，假設(shè)有效信息用b4b3b2b1表示校驗(yàn)位位數(shù)k=3位，（2k=n+k+1）設(shè)校驗(yàn)位分別為ccc3，則漢明碼共4+3=7位，即：c1c2b4c3b3b2b1校驗(yàn)位在漢明碼中分別處于第4位c1=b4⊕b3⊕b1c2=b4⊕b2⊕b1c3=b3⊕b2⊕b1當(dāng)有效信息為1100時(shí)，c3c2c1=011,漢明碼為1110100。18. 已知收到的漢明碼（按配偶原則配置）為1100100、1100111100000、1100001，檢查上述代碼是否出錯(cuò)？第幾位出錯(cuò)？解：假設(shè)接收到的漢明碼為：c1’c2’b4’c3’b3’b2’b1’糾錯(cuò)過程如下：P1=c1’⊕b4’⊕b3’⊕b1’P2=c2’⊕b4’⊕b2’⊕b1’P3=c3’⊕b3’⊕b2’⊕b1’如果收到的漢明碼為1100100，則p3p2p1=011，說(shuō)明代碼有錯(cuò)，第3位（b4’）出錯(cuò)，有效信息為：1100如果收到的漢明碼為1100111，則p3p2p1=111，說(shuō)明代碼有錯(cuò)，第7位（b1’）出錯(cuò)，有效信息為：0110如果收到的漢明碼為1100000，則p3p2p1=110，說(shuō)明代碼有錯(cuò)，第6位（b2’）出錯(cuò)，有效信息為：0010如果收到的漢明碼為1100001，則p3p2p1=001，說(shuō)明代碼有錯(cuò)，第1位（c1’）出錯(cuò)，有效信息為：000122. 某機(jī)字長(zhǎng)16位，常規(guī)的存儲(chǔ)空間為64K字，若想不改用其他高速的存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說(shuō)明。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問Cache時(shí)不必占用外部總線。將指令Cache和數(shù)據(jù)Cache分開有如下好處：1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。30. 一個(gè)組相連映射的CACHE由64塊組成，每組內(nèi)包含4塊。寫出51/1227/1024所對(duì)應(yīng)的機(jī)器數(shù)。 設(shè)機(jī)器數(shù)采用一位符號(hào)位，答案均用十進(jìn)制表示。 （3）補(bǔ)碼表示的定點(diǎn)小數(shù)。 無(wú)符號(hào)小數(shù)：0 —— 1 216 ，即：0 —— ； （2）原碼定點(diǎn)小數(shù)：1 + 215——1 215 ，即： —— （3）補(bǔ)碼定點(diǎn)小數(shù)： 1——1 215 ，即：1——（4）補(bǔ)碼定點(diǎn)整數(shù)：215——215 1 ，即：32768——32767（5）原碼定點(diǎn)整數(shù)：215 + 1——215 1，即：32767——32767（6）據(jù)題意畫出該浮點(diǎn)數(shù)格式，當(dāng)階碼和尾數(shù)均采用原碼，非規(guī)格化數(shù)表示時(shí)：最大負(fù)數(shù)= 1，11 111； 000 001 ，即 29180。231最大正數(shù)= 0，11 111； 111 111，即 （129）180。231（7）當(dāng)機(jī)器數(shù)采用補(bǔ)碼規(guī)格化形式時(shí)，若不考慮隱藏位，則最大負(fù)數(shù)=1，00 000； 111 111，即 21180。232最大正數(shù)=0，11 111； 111 111，即 （129）180。23117. 設(shè)機(jī)器數(shù)字長(zhǎng)為8位（包括一位符號(hào)位），對(duì)下列各機(jī)器數(shù)進(jìn)行算術(shù)左移一位、兩位，算術(shù)右移一位、兩位，討論結(jié)果是否正確。解：算術(shù)左移一位： [x1]原= 0100；正確 [x2]原= 0000；溢出（丟1）出錯(cuò) [x3]原= 0010；正確 [y1]補(bǔ)= 1000；溢出（丟1）出錯(cuò) [y2]補(bǔ)= 0000；正確 [y3]補(bǔ)= 0010；溢出（丟0）出錯(cuò) [z1]反= 1111；溢出（丟0）出錯(cuò) [z2]反= 0001；正確 [z3]反= 0011；溢出（丟0）出錯(cuò)算術(shù)左移兩位： [x1]原= 1000；正確 [x2]原= 0000；溢出（丟11）出錯(cuò)[x3]原= 0100；正確[y1]補(bǔ)= 0000；溢出（丟10）出錯(cuò) [y2]補(bǔ)= 0000；正確 [y3]補(bǔ)= 0100；溢出（丟00）出錯(cuò)