【正文】 解：A、B、C設(shè)備的響應(yīng)優(yōu)先級為A最高、B次之、C最低，處理優(yōu)先級為A最高、C次之、B最低。C降序排列，為改變中斷處理次序，它們的中斷屏蔽字設(shè)置如下：設(shè)備屏蔽字A111B010C011L3，根據(jù)下面的格式，寫出各中斷源的屏蔽字。L4，根據(jù)下示格式，現(xiàn)要求中斷處理次序改為L1174。CPU執(zhí)行程序的軌跡圖如下：25. 某機(jī)有五個中斷源L0、LL LL4，按中斷響應(yīng)的優(yōu)先次序由高向低排序為L0174。24. 現(xiàn)有A、B、C、D四個中斷源，其優(yōu)先級由高向低按A、B、C、D順序排列。當(dāng)EINT=1時，表示允許中斷（開中斷），當(dāng)EINT=0時，表示禁止中斷（關(guān)中斷）。指令二級流水和四級流水示意圖如下： 四級流水更能提高處理機(jī)的速度。并行性又分為粗粒度并行和細(xì)粒度并行兩類。在中斷周期，CPU應(yīng)完成保存斷點(diǎn)、將中斷向量送PC和關(guān)中斷等工作。注：解這道題有兩個要素，首先要根據(jù)所給部件設(shè)計好數(shù)據(jù)通路，即確定信息流動的載體。 為簡單起見，本題采用單總線將題中所給部件連接起來，框圖如下：175。答：。2. 什么是指令周期？指令周期是否有一個固定值？為什么？解：指令周期是指取出并執(zhí)行完一條指令所需的時間。指令格式變?yōu)椋篛P（6位）源R（5位）I（1位）X（1位）目標(biāo)R（5位）A（14位） 增加尋址特征位X，當(dāng)X=1時，以目標(biāo)寄存器R作為基址寄存器進(jìn)行基址尋址。 （2）在滿足（1）的前提下，如果采用通用寄存器作基址寄存器，則上述寄存器—存儲器型指令的指令格式有何特點(diǎn)？畫出指令格式并指出這類指令可訪問多大的存儲空間？解：（1）如采用RS型指令，則此指令一定是二地址以上的地址格式，指令格式如下：OP（6位）R（5位）I(1位)A（20位） 19. 某CPU內(nèi)有32個32位的通用寄存器，設(shè)計一種能容納64種操作的指令系統(tǒng)。 當(dāng)需要使指令尋址范圍擴(kuò)大到4M時，編程選擇頁面尋址方式，則：EA =（PR）‖A （有效地址=頁面地址“拼接”6位形式地址），這樣得到22位有效地址。安排如下： 即：物理地址=（DS）180。安排如下： 相對尋址操作數(shù)的有效地址只與當(dāng)前指令地址相差一定的位移量，與直接尋址相比，更有利于程序浮動。 （5）相對尋址的位移量為32——31。 OP（7位）M（3位）A（6位） OP為操作碼字段，共7位，可反映108種操作； M為尋址方式字段，共3位，可反映6種尋址操作； A為地址碼字段，共1673=6位。 （2）該指令直接尋址的最大范圍； EA=[(IX)+A]，IX174。11. 畫出先變址再間址及先間址再變址的尋址過程示意圖。） 9. 試比較間接尋址和寄存器間接尋址。8. 某機(jī)指令字長16位，每個操作數(shù)的地址碼為6位，設(shè)操作碼長度固定，指令分為零地址、一地址和二地址三種格式。答：零地址指令的操作數(shù)來自ACC，為隱含約定。 章1. 什么叫機(jī)器指令？什么叫指令系統(tǒng)？為什么說指令系統(tǒng)與機(jī)器的主要功能以及與硬件結(jié)構(gòu)之間存在著密切的關(guān)系？答：參考P300。 5）單重分組跳躍進(jìn)位只用到181，使用182的一定是雙重以上分組跳躍進(jìn)位； （3）單重分組16位并行加法器邏輯圖如下（正邏輯）：注意： 1）74181芯片正、負(fù)邏輯的引腳表示方法； 3=； （2）畫出按兩種分組方案的雙重分組并行進(jìn)位鏈框圖，并對這兩種方案進(jìn)行比較。 [x+y]補(bǔ)=00，101； 011（1），已是規(guī)格化數(shù) [x]補(bǔ)=1，101； 110, [y]補(bǔ)=1，110； 0011） 對階：過程同(1)的1），則[x]補(bǔ)=1，110； 111 4）舍入：無5）溢出：無則：x+y=2101（ 000） 1）對階：[DE]補(bǔ)=[Ex]補(bǔ)+[Ey]補(bǔ) = 11,101+ 00,010=11,111 0，應(yīng)Ex向Ey對齊，則：[Ex]補(bǔ)+1=11，101+00，001=11，110 = [Ey]補(bǔ)[x]補(bǔ)=1，110； 110 2）尾數(shù)運(yùn)算： （2）x=2011（ 010），y=2010（ 111）； [A]補(bǔ)= 1000, [B]補(bǔ)= 0100 [A+B]補(bǔ)= + = —— 無溢出A+B= 1100B = 3/32 （4） A= 87= 101 0111B, B=53=110 101B [x3]原= 1001；[y3]補(bǔ)= 1001；[z3]反= 1001。232 ——（129）180。231 —— 21180。231 ——（129）180。231 —— 29180。 （4）補(bǔ)碼表示的定點(diǎn)整數(shù)。 （1）無符號數(shù)； x2= 27/1024= = 25*(）則以上各數(shù)的浮點(diǎn)規(guī)格化數(shù)為：（1）[x1]浮=1，0001； 011 000 0 [x2]浮=1，0101； 110 000 0（2）[x1]浮=1，1111； 011 000 0 [x2]浮=1，1011； 010 000 0（3）[x1]浮=0，1111； 011 000 0 [x2]浮=0，1011； 010 000 0 16．設(shè)機(jī)器數(shù)字長為16位，寫出下列各種情況下它能表示的數(shù)的范圍。（3）階碼為移碼，尾數(shù)為補(bǔ)碼。解：cache組數(shù)：64/4=16 ，Cache容量為：64*128=213字，cache地址13位主存共分4096/16=256區(qū)，每區(qū)16塊主存容量為：4096*128=219字，主存地址19位，地址格式如下：主存字塊標(biāo)記（8位）組地址（4位）字塊內(nèi)地址（7位）第 六 章12. 設(shè)浮點(diǎn)數(shù)格式為：階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符）。補(bǔ)充：Cache結(jié)構(gòu)改進(jìn)的第三個措施是分級實現(xiàn)，如二級緩存結(jié)構(gòu)，即在片內(nèi)Cache（L1）和主存之間再設(shè)一個片外Cache（L2），片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。因為Cache與CPU之間的數(shù)據(jù)通路大大縮短,故存取速度得以提高。25. Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？答：Cache做在CPU芯片內(nèi)主要有下面幾個好處：1）可提高外部總線的利用率。當(dāng)有效信息為1111時，c3c2c1=010,漢明碼為0110111。17. 寫出1100、110111111對應(yīng)的漢明碼。假設(shè)芯片與譯碼器本身都是好的，可能的情況有：1）該片的CS端與WE端錯連或短路；2）該片的CS端與CPU的MREQ端錯連或短路；3）該片的CS端與地線錯連或短路。 （3）各芯片二進(jìn)制地址分配如下：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPU和存儲器連接邏輯圖及片選邏輯如下圖(3)所示：圖（3）16. CPU假設(shè)同上題，現(xiàn)有8片8K8位的RAM芯片與CPU相連，試回答：（1）用74138譯碼器畫出CPU與存儲芯片的連接圖；（2）寫出每片RAM的地址范圍；（3）如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。 （2）選片：ROM：選擇4K4位芯片2片，位并聯(lián)現(xiàn)有下列存儲芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位），及74138譯碼器和其他門電路（門電路自定）。片字?jǐn)?shù)減片位數(shù)均按2的冪變化。 a = 16，b = 8，總和 = 16+8 = 24；13. 設(shè)有一個64K8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設(shè)計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片存儲芯片。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼。分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間。答：略。存儲器帶寬 = 1/200ns 32位 = 160M位/秒 = 20MB/秒 = 5M字/秒注意：字長32位，不是16位。因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明的。主存輔存層次在存儲系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。三態(tài)門2受T2＋T3控制，以確保T2時刻A→總線，以及