【正文】 dij ：00 無(wú)操作；01 d微命令；10 i微命令；11 j微命令；efh：00 無(wú)操作；01 e微命令；10 f微命令；11 h微命令與采用直接控制法比較：直接控制法：10個(gè)微命令需10位操作控制位；本方案中10個(gè)微命令需8位操作控制位，壓縮了2位。 1 1 從中找出互不相重的互斥組有兩個(gè)：dij，efh。首先找出互斥的微命令組，為便于分析，將微命令表重畫如下：由表中微命令的分布情況可看出：a、b、c、d、e微命令的并行性太高，因此不能放在同一字段中。 12. 能否說(shuō)水平型微指令就是直接編碼的微指令，為什么？解：不能說(shuō)水平型微指令就是直接編碼的微指令，因?yàn)榉纤叫臀⒅噶钐卣鞯奈⒅噶疃紝儆谒叫臀⒅噶?，常?jiàn)的有：直接編碼、字段直接編碼、字段間接編碼，及混合編碼等。Z+ PCC，+1174。 R1（2）指令I(lǐng)SZ X的微操作及節(jié)拍安排:取指周期同（1）:略執(zhí)行周期1: T0 Ad（IR）174。 T1 M(MAR) 174。RPCT2 MDR174。 取指周期：T0 PC174。并設(shè)采用同步控制，每周期3節(jié)拍： （1）指令A(yù)DD R1，X完成將R1寄存器的內(nèi)容和主存X單元的內(nèi)容相加，結(jié)果存于R1的操作。 174。174。M（MAR） PC174。 MART2 Bus174。說(shuō)明：（1）“LDA *D”指令字中*表示相對(duì)尋址，D為相對(duì)位移量。 （1）ADD R2，R4 ； ((R2)+((R4)) 174。AC)解：先畫出相應(yīng)指令的流程圖，然后將圖中每一步數(shù)據(jù)通路操作分解成相應(yīng)的微操作，再寫出同名的微命令即可。11. ，此外還設(shè)有B、C、D、E、H、L六個(gè)寄存器，它們各自的輸入和輸出端都與內(nèi)部總線相通，并分別受控制信號(hào)控制（如Bi為寄存器B的輸入控制；Bo為B的輸出控制）。≈若CPU芯片升級(jí)為10MHz，時(shí)鐘周期 = 1/10MHz=指令平均運(yùn)行時(shí)間 = =機(jī)器平均運(yùn)行速度 = 1/≈10. 試比較同步控制、異步控制和聯(lián)合控制的區(qū)別。s使用頻度35%45%5%15%解: (1)指令平均運(yùn)行時(shí)間 =（++10+）μs= s= 結(jié)論：主頻的提高有利于機(jī)器執(zhí)行速度的提高。計(jì)算如下：A機(jī)平均指令周期=1/=A機(jī)時(shí)鐘周期=1/8MHz=125nsA機(jī)機(jī)器周期=125ns4=500ns= A機(jī)每個(gè)指令周期中含機(jī)器周期個(gè)數(shù)=247。 4. 能不能說(shuō)機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？解：不能說(shuō)機(jī)器的主頻越快，機(jī)器的速度就越快。其輸入受時(shí)鐘信號(hào)、指令寄存器的操作碼字段、標(biāo)志和來(lái)自系統(tǒng)總線的控制信號(hào)的控制。請(qǐng)按下圖所示時(shí)間軸給出的設(shè)備請(qǐng)求中斷的時(shí)刻，畫出CPU執(zhí)行程序的軌跡。26. 設(shè)某機(jī)配有A、B、C三臺(tái)設(shè)備，其優(yōu)先順序按A174。L2174。L2174。s，請(qǐng)根據(jù)下圖所示時(shí)間軸給出的中斷源請(qǐng)求中斷的時(shí)刻，畫出CPU執(zhí)行程序的軌跡。INT——中斷標(biāo)記觸發(fā)器，控制器時(shí)序系統(tǒng)中周期狀態(tài)分配電路的一部分，表示中斷周期標(biāo)記。17. 在中斷系統(tǒng)中INTR、INT、EINT三個(gè)觸發(fā)器各有何作用？解：INTR——中斷請(qǐng)求觸發(fā)器，用來(lái)登記中斷源發(fā)出的隨機(jī)性中斷請(qǐng)求信號(hào)，以便為CPU查詢中斷及中斷排隊(duì)判優(yōu)線路提供穩(wěn)定的中斷請(qǐng)求信號(hào)。細(xì)粒度并行是指在處理機(jī)的指令級(jí)和操作級(jí)的并行性。同時(shí)性是指兩個(gè)或兩個(gè)以上的事件在同一時(shí)刻發(fā)生，并發(fā)性是指兩個(gè)或多個(gè)事件在同一時(shí)間段發(fā)生。較好的表達(dá)方式是流程圖的形式。 解：CPU中的數(shù)據(jù)流向與所采用的數(shù)據(jù)通路結(jié)構(gòu)直接相關(guān)，不同的數(shù)據(jù)通路中的數(shù)據(jù)流是不一樣的。 由于計(jì)算機(jī)中各種指令執(zhí)行所需的時(shí)間差異很大，因此為了提高CPU運(yùn)行效率，即使在同步控制的機(jī)器中，不同指令的指令周期長(zhǎng)度都是不一致的，也就是說(shuō)指令周期對(duì)于不同的指令來(lái)說(shuō)不是一個(gè)固定值。第八章1. CPU有哪些功能？畫出其結(jié)構(gòu)框圖并簡(jiǎn)要說(shuō)明各個(gè)部件的作用。 操作碼字段OP占6位，因?yàn)?6=64；寄存器編號(hào)R占5位，因?yàn)?5=32；間址位I占1位，當(dāng)I=0，存儲(chǔ)器尋址的操作數(shù)為直接尋址，當(dāng)I=1時(shí)為間接尋址；形式地址A占20位，可以直接尋址220字。 （1）如果主存可直接或間接尋址，采用寄存器—存儲(chǔ)器型指令，能直接尋址的最大存儲(chǔ)空間是多少？畫出指令格式并說(shuō)明各字段的含義。還可以通過(guò)16位的基址寄存器左移6位再和形式地址A相加，也可達(dá)到同樣的效果。 硬件設(shè)頁(yè)面寄存器PR（16位），用來(lái)存放頁(yè)面地址。在編程指定的尋址過(guò)程完成、EA產(chǎn)生之后由硬件自動(dòng)完成，對(duì)用戶是透明的。 硬件設(shè)段寄存器DS（16位），用來(lái)存放段地址。間接尋址在指令的執(zhí)行階段要多次訪存(一次間接尋址要兩次訪存，多次間接尋址要多次訪存)，故執(zhí)行時(shí)間最長(zhǎng)。（2）直接尋址的最大范圍為26=64。 （4）立即數(shù)的范圍（十進(jìn)制表示）； （5）相對(duì)尋址的位移量（十進(jìn)制表示）； （6）上述六種尋址方式的指令哪一種執(zhí)行時(shí)間最短？哪一種最長(zhǎng)？為什么？哪一種便于程序浮動(dòng)？哪一種最適合處理數(shù)組問(wèn)題？ （7）如何修改指令格式，使指令的尋址范圍可擴(kuò)大到4M？ （8）為使一條轉(zhuǎn)移指令能轉(zhuǎn)移到主存的任一位置，可采取什么措施？簡(jiǎn)要說(shuō)明之。 (IX)+116. 某機(jī)主存容量為4M180。 10. 試比較基址尋址和變址尋址。此時(shí)，K= 24 （N/26 + M/212 ）； 當(dāng)（N/26 + M/212 ）163。5. 對(duì)于二地址指令而言，操作數(shù)的物理地址可安排在什么地方？舉例說(shuō)明。3. 什么是指令字長(zhǎng)、機(jī)器字長(zhǎng)和存儲(chǔ)字長(zhǎng)？答：略。第 3）181芯片只有最高、最低兩個(gè)進(jìn)位輸入/輸出端，組內(nèi)進(jìn)位無(wú)引腳； 3=；可見(jiàn)，兩種分組方案最長(zhǎng)加法時(shí)間相同。 5—5—3—3分組的16位單重分組并行進(jìn)位鏈框圖如下：（2）4—4—4—。 （3）用74181和74182畫出單重和雙重分組的并行進(jìn)位鏈框圖。 （1）畫出按兩種分組方案的單重分組并行進(jìn)位鏈框圖，并比較哪種方案運(yùn)算速度快。 [Mx]補(bǔ)+[My]補(bǔ)= + （1）= （1） xy =2010 010（2）x=2011（）,y=2010（） [x+y]補(bǔ)=11，110； 010 = 11，011； 000 （尾數(shù)左規(guī)3次，階碼減3） 解：先將x、y轉(zhuǎn)換成機(jī)器數(shù)形式： （1）x=2011 100，y=2010（ 100）[x]補(bǔ)=1，101； 100, [y]補(bǔ)=1，110； 100 [Ex]補(bǔ)=1,101, [y]補(bǔ)=1,110, [Mx]補(bǔ)= 100, [My]補(bǔ)= 100y]補(bǔ). [A]補(bǔ)= 1100, [B]補(bǔ)= 1111 , [B]補(bǔ)= 0001 [AB]補(bǔ)= + = ——無(wú)溢出 AB= 1101B = 93/128B（3）A= 3/16= 1000B, B=9/32= 0100B （2）A=19/32= 1100B, B= 17/128= 0001B 解：（1）A=9/64= 0010B, B= 13/32= 0100B [x1]原= 1010；[y1]補(bǔ)= 0100；[z1]反= 1111； 231 最小正數(shù)=1，00 000； 000 000，即 21180。232最小負(fù)數(shù)=0，11 111； 000 000，即 1180。231最小正數(shù)= 1，11 111； 000 001，即 29180。231最小負(fù)數(shù)= 0，11 111； 111 111，即 （129）180。 （7）浮點(diǎn)數(shù)格式同（6），機(jī)器數(shù)采用補(bǔ)碼規(guī)格化形式，分別寫出其對(duì)應(yīng)的正數(shù)和負(fù)數(shù)的真值范圍。 （6）浮點(diǎn)數(shù)的格式為：階碼6位（含1位階符），尾數(shù)10位（含1位數(shù)符）。 （2）原碼表示的定點(diǎn)小數(shù)。 將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制：x1= 51/128= = 21 * 011B 要求如下：（1）階碼和尾數(shù)均為原碼。主存包含4096塊，每塊由128字組成，訪存地址為字地址。2）指令Cache可用ROM實(shí)現(xiàn)，以提高指令存取的可靠性。2）Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率。解：若想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取八體交叉存取技術(shù)，8體交叉訪問(wèn)時(shí)序如下圖：18. 什么是“程序訪問(wèn)的局部性”？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問(wèn)的局部性原理？解：程序運(yùn)行的局部性原理指：在一小段時(shí)間內(nèi)，最近被訪問(wèn)過(guò)的程序和數(shù)據(jù)很可能再次被訪問(wèn)；在空間上，這些被訪問(wèn)的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪問(wèn)順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大 (大約 5:1 )。當(dāng)有效信息為1101時(shí)，c3c2c1=100,漢明碼為0011101。此時(shí)存儲(chǔ)器只能尋址A13=1的地址空間(奇數(shù)片)，A13=0的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問(wèn)不到。 要求：（1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)；（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。14. 某8位微型機(jī)地址碼為18位，若使用4K4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問(wèn)：（1）該機(jī)所允許的最大主存空間是多少？（2）若每個(gè)模塊板為32K8位，共需幾個(gè)模塊板？（3）每個(gè)模塊板內(nèi)共有幾片RAM芯片？（4）共有多少片RAM？（5）CPU如何選擇各模塊板？解：（1）該機(jī)所允許的最大主存空間是：218 8位 = 256K8位 = 256KB（2）模塊板總數(shù) = 256K8 / 32K8 = 8塊（3）板內(nèi)片數(shù) = 32K8位 / 4K4位 = 82 = 16片（4）總片數(shù) = 16片8 = 128片（5）CPU通過(guò)最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出選擇芯片。 解：設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2ab = 219；b = 219a；若a = 19，b = 1，總和 = 19+1 = 20； a = 18，b = 2，總和 = 18+2 = 20；首先應(yīng)確定各級(jí)的容量：頁(yè)面容量 = 總?cè)萘?/ 頁(yè)面數(shù) = 64K8 / 4 = 16K8位，4片16K8字串聯(lián)成64K8位組容量 = 頁(yè)面容量 / 組數(shù) 11. 一個(gè)8K8位的動(dòng)態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256256形式。10. 半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種？解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。解：刷新：對(duì)DRAM定期進(jìn)行的全部重寫過(guò)程；刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64K，如按字編址，其尋址范圍為：64K / （32/8）= 16K主存字地址和字節(jié)地址的分配情況：（略）。解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。圖(2)第 四 章3. 存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在Cache主存和主存輔存這兩個(gè)存儲(chǔ)層次上。 T和cp的時(shí)間關(guān)系如圖（1）所示。11. 畫一個(gè)具有雙向傳輸功能的總線邏輯圖。適合于速度差別不大的場(chǎng)合?？偩€寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；總線復(fù)用：指同一條信號(hào)線可以分時(shí)傳輸不同的信號(hào)。 3. 什么是摩爾定律？該定律是否永遠(yuǎn)生效？為什么？答：P23，否，P36第3章 系統(tǒng)總線1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？答：。2. 舉例說(shuō)明專用計(jì)算機(jī)和通用計(jì)算機(jī)的區(qū)別。（1）STA M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR) →CU，Ad(IR) →MA