【正文】 的集中式總線控制有幾種？各有何特點？哪種方式響應(yīng)時間最快？哪種方式對電路故障最敏感？答：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題；常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、計?shù)器定時查詢、獨立請求；特點：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對電路故障最敏感；計數(shù)器定時查詢方式優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復(fù)雜；獨立請求方式速度最快，但硬件器件用量大，連線多，成本較高。9. 畫出主機框圖，分別以存數(shù)指令“STA M”和加法指令“ADD M”（M均為主存地址）為例，在圖中按序標(biāo)出完成該指令（包括取指令階段）的信息流程（如→①）。解：P910CPU：中央處理器，是計算機硬件的核心部件，由運算器和控制器組成；（早期的運算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運算器和控制器外還集成了CACHE）。指令字長：一條指令的二進(jìn)制代碼位數(shù)。（1）STA M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR) →CU，Ad(IR) →MAR，ACC→MDR，MAR→MM，WR（2）ADD M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR， OP(IR) →CU，Ad(IR) →MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR假設(shè)主存容量256M*32位，在指令字長、存儲字長、機器字長相等的條件下，ACC、X、IR、MDR寄存器均為32位，PC和MAR寄存器均為28位?？偩€寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；總線復(fù)用：指同一條信號線可以分時傳輸不同的信號。圖(2)第 四 章3. 存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計算機如何管理這些層次？答：存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache主存和主存輔存這兩個存儲層次上。解：刷新：對DRAM定期進(jìn)行的全部重寫過程；刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時補充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。解：設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2ab = 219；b = 219a；若a = 19，b = 1，總和 = 19+1 = 20； a = 18，b = 2，總和 = 18+2 = 20； 當(dāng)有效信息為1101時，c3c2c1=100,漢明碼為0011101。主存包含4096塊，每塊由128字組成，訪存地址為字地址。 （6）浮點數(shù)的格式為：階碼6位（含1位階符），尾數(shù)10位（含1位數(shù)符）。232最小負(fù)數(shù)=0，11 111； 000 000，即 1180。 [A]補= 1100, [B]補= 1111 , [B]補= 0001 [AB]補= + = ——無溢出 AB= 1101B = 93/128B（3）A= 3/16= 1000B, B=9/32= 0100B [x+y]補=11，110； 010 = 11，011； 000 （尾數(shù)左規(guī)3次，階碼減3） [Mx]補+[My]補= + （1）= （1）3. 什么是指令字長、機器字長和存儲字長？答：略。 還可以通過16位的基址寄存器左移6位再和形式地址A相加，也可達(dá)到同樣的效果。第八章1. CPU有哪些功能？畫出其結(jié)構(gòu)框圖并簡要說明各個部件的作用。 細(xì)粒度并行是指在處理機的指令級和操作級的并行性。L2174。其輸入受時鐘信號、指令寄存器的操作碼字段、標(biāo)志和來自系統(tǒng)總線的控制信號的控制。 ≈若CPU芯片升級為10MHz，時鐘周期 = 1/10MHz=指令平均運行時間 = =機器平均運行速度 = 1/≈10. 試比較同步控制、異步控制和聯(lián)合控制的區(qū)別。說明：（1）“LDA *D”指令字中*表示相對尋址，D為相對位移量。 174。PCT2 MDR174。 首先找出互斥的微命令組，為便于分析，將微命令表重畫如下：由表中微命令的分布情況可看出：a、b、c、d、e微命令的并行性太高，因此不能放在同一字段中。 1 12. 能否說水平型微指令就是直接編碼的微指令，為什么？解：不能說水平型微指令就是直接編碼的微指令，因為符合水平型微指令特征的微指令都屬于水平型微指令，常見的有：直接編碼、字段直接編碼、字段間接編碼，及混合編碼等。R1（2）指令I(lǐng)SZ X的微操作及節(jié)拍安排:取指周期同（1）:略執(zhí)行周期1: T0 Ad（IR）174。 取指周期：T0 PC174。174。 MART2 （1）ADD R2，R4 ； ((R2)+((R4)) 174。s使用頻度35%45%5%15%解: (1)指令平均運行時間 =（++10+）μs= 結(jié)論：主頻的提高有利于機器執(zhí)行速度的提高。請按下圖所示時間軸給出的設(shè)備請求中斷的時刻，畫出CPU執(zhí)行程序的軌跡。s，請根據(jù)下圖所示時間軸給出的中斷源請求中斷的時刻，畫出CPU執(zhí)行程序的軌跡。同時性是指兩個或兩個以上的事件在同一時刻發(fā)生，并發(fā)性是指兩個或多個事件在同一時間段發(fā)生。解：CPU中的數(shù)據(jù)流向與所采用的數(shù)據(jù)通路結(jié)構(gòu)直接相關(guān)，不同的數(shù)據(jù)通路中的數(shù)據(jù)流是不一樣的。 操作碼字段OP占6位，因為26=64；寄存器編號R占5位，因為25=32；間址位I占1位，當(dāng)I=0，存儲器尋址的操作數(shù)為直接尋址，當(dāng)I=1時為間接尋址；形式地址A占20位，可以直接尋址220字。 硬件設(shè)頁面寄存器PR（16位），用來存放頁面地址。間接尋址在指令的執(zhí)行階段要多次訪存(一次間接尋址要兩次訪存，多次間接尋址要多次訪存)，故執(zhí)行時間最長。 10. 試比較基址尋址和變址尋址。第 5—5—3—3分組的16位單重分組并行進(jìn)位鏈框圖如下：（2）4—4—4—。 解：先將x、y轉(zhuǎn)換成機器數(shù)形式： （1）x=2011 100，y=2010（ 100）[x]補=1，101； 100, [y]補=1，110； 100 [Ex]補=1,101, [y]補=1,110, [Mx]補= 100, [My]補= 100 （2）A=19/32= 1100B, B= 17/128= 0001B 231最小正數(shù)= 1，11 111； 000 001，即 29180。 將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制：x1= 51/128= = 21 * 011B2）指令Cache可用ROM實現(xiàn)，以提高指令存取的可靠性。此時存儲器只能尋址A13=1的地址空間(奇數(shù)片)，A13=0的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問不到。要求：（1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)；（2）指出選用的存儲芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。首先應(yīng)確定各級的容量：頁面容量 = 總?cè)萘?/ 頁面數(shù) = 64K8 / 4 = 16K8位，4片16K8字串聯(lián)成64K8位組容量 = 頁面容量 / 組數(shù) 解：存儲容量是64KB時，按字節(jié)編址的尋址范圍就是64K，如按字編址，其尋址范圍為：64K / （32/8）= 16K主存字地址和字節(jié)地址的分配情況：（略）。 T和cp的時間關(guān)系如圖（1）所示。 MIPS：Million Instruction Per Second，每秒執(zhí)行百萬條指令數(shù)，為計算機運算速度指標(biāo)的一種計量單位。存儲容量：存儲器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）。7. 解釋下列概念：主機、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、機器字長、指令字長。8. 解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答應(yīng)分英文全稱、中文名、功能三部分。10. 指令和數(shù)據(jù)都存于存儲器中，計算機如何區(qū)分它們？解：計算機區(qū)分指令和數(shù)據(jù)有以下2種方法：l 通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)?？偩€的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動接受主設(shè)備發(fā)來的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時間；總線的通信控制：指總線傳送過程中雙方的時間配合方式。Cache主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價卻接近于主存。集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進(jìn)行刷新，存在CPU訪存死時間。 a = 17，b = 4，總和 = 17+4 = 21； 當(dāng)有效信息為1110時，c3c2c1=101,漢明碼為1011110。試問主存和高速存儲器的地址各為幾位？畫出主存地址格式。 分別寫出其正數(shù)和負(fù)數(shù)的表示范圍。231則負(fù)數(shù)表示范圍為：1180。 （3）A=3/16，B=9/32，求A+B。 [xy]補=11，110； 010, 已是規(guī)格化數(shù)。 [Mx]補+[My]補= + （1）= （1）2） 結(jié)果規(guī)格化： 5—5—3—3分組的進(jìn)位時間=180。4. 零地址指令的操作數(shù)來自哪里？？各舉一例說明。 方案二：如果仍采用單字長指令（16位）格式，為使指令尋址范圍擴(kuò)大到4M，可通過段尋址方案實現(xiàn)。 答：。 8. 什么是指令流水？畫出指令二級流水和四級流水的示意圖，它們中哪個更能提高處理機速度，為什么？答：指令流水是指將一條指令的執(zhí)行過程分為n個操作時間大致相等的階段，每個階段由一個獨立的功能部件來完成，這樣n個部件就可以同時執(zhí)行n條指令的不同階段，從而大大提高CPU的吞吐率。L3174。3. 什么是指令周期、機器周期和時鐘周期？三者有何關(guān)系？答：CPU每取出并執(zhí)行一條指令所需的全部時間叫指令周期；機器周期是在同步控制的機器中，執(zhí)行指令周期中一步相對完整的操作（指令步）所需時間，通常安排機器周期長度等于主存周期；時鐘周期是指計算機主時鐘的周期時間，它是計算機運行時最基本的時序單位，對應(yīng)完成一個微操作所需時間，通常時鐘周期等于計算機主頻的倒數(shù)。 時鐘周期=1/10MHz=106s機器周期=106s4=106s 答：同步控制是指任何一條指令或指令中任何一個微操作的執(zhí)行都是事先確定的，并且都受同一基準(zhǔn)時標(biāo)的時序信號所控制的方式。（2）“SUB X,D”指令字中X為變址寄存器XR，D為形式地址。 PSW174。MDR，1174。IR,OP(IR) 174。 另外，由分析可知，在4分組的互斥組中，3個一組的微命令互斥組對控制位的壓縮作用最明顯。 2abcefhdij各字段編碼分配如下： a：0 無操作，1 a微命令； CT1 +T2 ALU174。 由于題意中沒有給出確切的數(shù)據(jù)通路結(jié)構(gòu)，故上述節(jié)拍分配方案的并行性較低。SP174。要求從取指令開始，寫出完成下列指令所需的全部微操作和控制信號。4=CPU主頻=1/=8MHz8. 某計算機的主頻為6MHz，各類指令的平均執(zhí)行時間和使用頻度如下表所示，試計算該機的速度（單位用MIPS表示），若上述CPU芯片升級為10MHz，則該機的速度又為多少？指令類別存取加、減、比較、轉(zhuǎn)移乘除其它平均指令執(zhí)行時間10181。 若中斷服務(wù)程序的執(zhí)行時間為20181。7. 什么叫系統(tǒng)的并行性？粗粒度并行和細(xì)粒度并行有何區(qū)別？答：所謂并行性包含同時性和并發(fā)性。 （2）畫出中斷周期的數(shù)據(jù)流。 （6）上述六種尋址方式中，因立即數(shù)由指令直接給出，故立即尋址的指令執(zhí)行時間最短。 答：略。 6）單重分組跳躍進(jìn)位是并行進(jìn)位和串行進(jìn)位技術(shù)的結(jié)合；雙重分組跳躍進(jìn)位是二級并行進(jìn)位技術(shù)；特別注意在位數(shù)較少時，雙重分組跳躍進(jìn)位