【正文】 章 高壓氧化 第三章 化學(xué)汽相沉積法 CVD 把一種 (幾種 )元素的 氣體 共給基片，利用某種方式激活后，在襯底表面處發(fā)生化學(xué)反應(yīng)，沉積所需的固體薄膜。 柵氧化層厚度從 100 nm（ 1975年） 減小到目前的 5nm。 第三章 擴(kuò)散定律 由于濃度不均勻而導(dǎo)致載流子（電子或空穴）從高濃度處向低濃度處逐漸運(yùn)動(dòng)的過(guò)程 擴(kuò)散 167。 第三章 擴(kuò)散結(jié)深 ND為樣品中原來(lái)的 摻雜濃度 t2 t3 t1 t2 t3 t1 Ns x Nx X j 1 X j2 X j3 X j 《 X j2 《 X j3 第三章 二 . 常用的擴(kuò)散方法 擴(kuò)散方法：液態(tài)、固態(tài)、氣態(tài)等 在平面擴(kuò)散工藝中最常用的是 液態(tài)源 擴(kuò)散 第三章 2. 液態(tài)源擴(kuò)散 源瓶 N2 特點(diǎn)：控制擴(kuò)散 T, 擴(kuò)散 t, 氣體流量，來(lái)控制摻雜量。 ? 主要用來(lái)控制結(jié)深 第三章 4. 雙溫區(qū)銻擴(kuò)散 擴(kuò)散爐分兩恒溫區(qū) 雜質(zhì)源放在 低溫 區(qū) （ 950℃ ） 以控制雜質(zhì)蒸氣壓 硅片放在 高溫 區(qū) （ 1250℃ ） 滿足擴(kuò)散條件 加熱器 氮?dú)獗Ｗo(hù)攜帶 Sb2O3蒸汽 進(jìn)入高溫?cái)U(kuò)散區(qū) 集成電路中摻入雜質(zhì)銻時(shí)的一種擴(kuò)散方法 第三章 擴(kuò)散層質(zhì)量檢測(cè)方法 擴(kuò)散的目 ：摻雜 主要檢測(cè) ： 摻入 雜質(zhì)的多少 擴(kuò)散形成的 PN結(jié) 結(jié)深 雜質(zhì)的具體分布 第三章 方塊電阻： 表征擴(kuò)散層中摻入雜質(zhì)總量的參數(shù) 方塊電阻（薄層電阻） Rs , R□ l p N 說(shuō)明正方形樣品，電阻值與邊長(zhǎng)的大小無(wú)關(guān) 反應(yīng)摻雜總數(shù) ,與 0到 xj層間摻雜總量成反比 R□ 的單位： Ω/□ I xj 測(cè)量方塊電阻的方法： 四探針?lè)ǎ? 微電子測(cè)試圖法 ??jx0dx)x(Nq1R?□ dxxNxj?0)(0到 xj一層中摻入的雜質(zhì)總量 第三章 四探針?lè)y(cè)方塊電阻 R□ = C V I 樣品 電位差計(jì) A I C 修正因子 與樣品的形狀厚度等有關(guān) 探針 第三章 6 . 結(jié)深的測(cè)量 用磨角法 、滾槽法測(cè)量 雜質(zhì)類型發(fā)生變化的位置即為結(jié)深 第三章 三 . 擴(kuò)散工藝與集成電路設(shè)計(jì)的關(guān)系 每個(gè)擴(kuò)散區(qū)域用途不同，對(duì) R□ 的要求也不同。 由于高能粒子的撞擊 ， 使硅的 晶格發(fā)生損傷 。 1％ 的精度。 ? 注入時(shí)襯底 溫度低 ，可避免高溫?cái)U(kuò)散所引起的 熱缺陷 ，橫向效應(yīng) 比熱擴(kuò)散 小 得多。 第三章 特征尺寸 在保證一定成品率基礎(chǔ)上光刻出最細(xì)的線條。 光刻膠一般有兩種： 正性 （ Positive）光刻膠； 負(fù)性 （ Negative） 光刻膠 ? 正性光刻膠受光或紫外線照射后 感光部分發(fā)生光分解反應(yīng)可溶于顯影液， 未感光部分顯影后仍然留在晶片表面。 ? 曝光將光刻掩模覆蓋在涂有光刻膠的硅片上 ， 光刻掩模相當(dāng)于照相底片 ， 一定波長(zhǎng)的光線通過(guò)這個(gè) “ 底片 ” ， 使光刻膠獲得與掩模圖形同樣的感光圖形 。 干法刻蝕 ：各向異性刻蝕技術(shù)，等離子刻蝕 。 ? Si3N 多晶硅 、 金屬及合金材料采用干法刻蝕技術(shù) 。 第三章 第三章 二 . 超微細(xì)圖形曝光技術(shù) 從原理來(lái)看：曝光過(guò)程，光通過(guò)掩膜版 總會(huì)發(fā)生 衍射 現(xiàn)象。 遠(yuǎn)紫外 曝光技術(shù) 電子束 曝光技術(shù) Xray 曝光技術(shù) 離子束 曝光技術(shù) 紫外光 第三章 遠(yuǎn)紫外曝光技術(shù) 采用 KrF 激光光源： λ=248nm ArF 激光光源： λ=193nm 配合新型光刻膠和多層光刻技術(shù)（移項(xiàng)掩膜技術(shù) ）已能刻出 線條。 電子束在光刻膠和硅襯底中會(huì)發(fā)生散射 。 ? 外延與隔離擴(kuò)散相結(jié)合，可解決雙極型集成電路元器件間的隔離問(wèn)題。 ? 在 外延中摻入定量的硼、磷元素可控制外延層的電阻率和導(dǎo)電類型。 3. 分子束外延 MBE 第三章 計(jì)算機(jī)控制的 分子束外延設(shè)備 第三章 在集成電路制造中 ， 金屬層的 功能 ： 形成器件間的互連線； 形成器件表面要電極 167。 鋁 — 硅互溶 鋁在硅中有一定 固溶度 ， 若 引線孔的硅向鋁中溶解就會(huì)在硅中出現(xiàn) 深腐蝕坑 。 ?多晶硅 用低壓化學(xué)氣相沉積法制備 多晶硅薄膜 ，代替鋁作為MOS器件的 柵極材料 并同時(shí)完成互連，與鋁層形成 雙層布線 結(jié)構(gòu) 。 ? 將材料置于高熔點(diǎn)金屬 (W, Mo, Ta, Nb)制成的 加熱絲或舟內(nèi)通直流電 。 ? 沉積的薄膜合金成分比蒸發(fā)法容易控制 ， 改變加在硅晶片上的偏壓和溫度可控制薄膜許多重要性質(zhì)如：臺(tái)階覆蓋和晶粒結(jié)構(gòu)等 。 ? 在真空或氮?dú)獾缺Ｗo(hù)下 500℃ 進(jìn)行合金 化，硅、鋁發(fā)生互溶在界面形成非常薄的合金層，達(dá)到 低阻歐姆接觸 。 引線 封裝 1. 引線 將芯片上的元 、 器件電極與細(xì)金屬絲連接；一般采用 金絲 、 硅鋁絲 。 集成電路： 同一基底上：包括各種元器件 器件之間不能通過(guò) 基底 導(dǎo)通 第三章 ? 隔離技術(shù)可靠 ? 工藝與平面工藝兼容 ? 表面平坦化 ? 盡量少占芯片面積 ? 不影響 集成電路 整體性能 隔離技術(shù)滿足五個(gè)要求 第三章 ? 標(biāo)準(zhǔn) pn結(jié)隔離 ? pn結(jié)對(duì)通隔離 ? 集電極擴(kuò)散隔離 ? 介質(zhì) PN結(jié)混合隔離 (局部氧化隔離 ) ? 標(biāo)準(zhǔn) SiO2多晶硅介質(zhì)隔離 ? 絕緣物上硅 (SOI技術(shù) ) 隔離方法 第三章 一 .標(biāo)準(zhǔn) PN結(jié)隔離 — 雙極 IC基本隔離 利用 PN結(jié)在反向偏壓下，即處于 反向截止 狀態(tài) ，對(duì)器件之間的電學(xué)隔離 第三章 N 外延 集電區(qū) pSi P 基區(qū) N+ N+ b e C P+ 隔 離 墻 P+ 隔 離 墻 NPN型雙極型晶體管示意圖 P+擴(kuò)散一定要將外延層 擴(kuò)通與 P襯底 相連 將 P+接電路的低電位，隔離島被反偏的 PN結(jié)包圍 N型外延層被 P型區(qū)域 包圍 隔離島 第三章 N 外延 集電區(qū) pSi P 基區(qū) N+ N+ b e C P+ 隔 離 墻 P+ 隔 離 墻 N 外延 集電區(qū) pSi P 基區(qū) N+ N+ b e C P+ 隔 離 墻 P+ 隔 離 墻 將 P+隔離墻接電路 最低電位 (PN結(jié)處于反偏 ) 就能將各 隔離島的器件 徹底隔離 同一襯底上有兩個(gè) NPN型的雙極型晶體管 第三章 缺點(diǎn) ?橫向擴(kuò)散占面積較大， 不利于提高集成度 ?