【正文】 8 1 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 0 1 0 0 1 0 0 1 0 1 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1 1 1 0 0 1 1 0 0 在實(shí)際的 ROM 版圖中，陣列在初始制造時(shí)，每個(gè)行與列的交點(diǎn)都有一個(gè)nMOS 管。如果一個(gè)被激活的晶體管位于列和被選行的交點(diǎn)上，那么列的電壓將被晶體管下拉到邏輯低電平。接下來(lái)，我們將分析 MOS 陣列的實(shí)現(xiàn)方法。根據(jù)隧道效應(yīng)和量子力學(xué)的原理，浮柵上的電子將穿過(guò)勢(shì)壘到達(dá)源極，浮柵上沒(méi)有電子后，就意味著信息被擦除了。這樣大量電子從源極流向漏極，形成相當(dāng)大的電流，產(chǎn)生大量熱電子，并從襯底的二氧化硅層俘獲電子，由于電子的密度大，有的電子就到達(dá)了襯底與浮柵之間的二氧化硅層，這時(shí)由于選擇柵加有高電壓，在電場(chǎng)作用下，這些電子又通過(guò)二氧化硅層到達(dá)浮柵，并在 6 6 浮柵上形成電子團(tuán)。這種場(chǎng)效應(yīng)管的結(jié)構(gòu)與普通場(chǎng)管有很大區(qū)別。不過(guò)， NVE 公司于 2021 年 11 月宣 布，其工程師研制成功迄今為止最高的自旋穿隧結(jié)磁阻 (SDT)。 MTJ 與 GMR 元件的最大差異是隔開(kāi)兩層磁性材料的是絕緣層而非金屬層。理論上來(lái)說(shuō)，鐵磁體是永久不會(huì)失效的，因此它的寫(xiě)入次數(shù)也是無(wú)限的。Pr)實(shí)現(xiàn)對(duì)來(lái)自源 —漏電流的調(diào)制，使它明顯增大或減小，根據(jù)源 —漏電流的相對(duì)大小即可讀出所存儲(chǔ)的信息，而無(wú)需使柵極的極化狀態(tài)反轉(zhuǎn)，因此它的讀出方式是非破壞性的。這種破壞性的讀出后需重新寫(xiě)入數(shù)據(jù)，所以 FeRAM 在信息讀取過(guò)程中伴隨著大量的擦除 /重寫(xiě)的操作。當(dāng)前應(yīng)用于存儲(chǔ)器的鐵電材料主要有鈣鈦礦結(jié)構(gòu)系列，包括 PbZr1xTixO3， SrBi2Ti2O9 和 Bi4xLaxTi3O12 等。但 MOS 存儲(chǔ)結(jié)構(gòu)（如 DRAM 和 SRAM）存在很明顯的缺點(diǎn)，就是掉電后所存儲(chǔ)的數(shù)據(jù)會(huì)丟失。還有為了加速 CPU 內(nèi)部數(shù)據(jù)的傳送，自 80486CPU 起，在 CPU 的內(nèi)部也設(shè)計(jì)有高速緩存，故在 Pentium CPU 就有所謂的 L1 Cache（一 級(jí)高速緩存）和 L2Cache（二級(jí)高速緩存）的名詞，一般 L1 Cache 是內(nèi)建在 CPU 的內(nèi)部， L2 Cache 是設(shè)計(jì)在CPU 的外部，但是 Pentium Pro 把 L1 和 L2 Cache 同時(shí)設(shè)計(jì)在 CPU 的內(nèi)部，故Pentium Pro 的體積較大。 靜態(tài)隨機(jī)存取存儲(chǔ)器（ SRAM） SRAM 不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)。 寫(xiě)操作時(shí)，寫(xiě)選擇線為 1，所以 Q1 導(dǎo)通，要寫(xiě)入的數(shù)據(jù)通過(guò) Q1 送到 Q2的柵極，并通過(guò)柵極電容在一定時(shí)間內(nèi)保持信息。（關(guān)機(jī)就會(huì)丟失數(shù)據(jù) ） 。 按其存儲(chǔ)原理可分為：靜態(tài)和動(dòng)態(tài)兩種。 RAM 包括 DRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）和 SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器），當(dāng)關(guān)機(jī)或斷電時(shí)，其中的信息都會(huì)隨之丟失。 DRC III III 目 錄 第 1 章 緒論 ......................................................... 1 半導(dǎo)體存儲(chǔ)器 ................................................ 1 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（ DRAM） ................................. 1 靜態(tài)隨機(jī)存取存儲(chǔ)器（ SRAM） ............................. 2 非易失性存儲(chǔ)器（ NVW） ....................................... 3 鐵電存儲(chǔ)器 (FeRAM) ...................................... 3 磁性隨機(jī)存儲(chǔ)器 (MRAM) ................................... 4 浮柵場(chǎng)效應(yīng)管 ................................................ 5 第 2 章 基于 NOR 非易失存儲(chǔ)器電路設(shè)計(jì) ................................. 7 第 3 章 基于 NOR 的非易失存儲(chǔ)器版圖設(shè)計(jì) .............................. 9 版圖設(shè)計(jì)流程 ................................................ 9 版圖設(shè)計(jì)規(guī)則 ................................................ 9 線寬規(guī)則 .............................................. 10 間距規(guī)則 .............................................. 10 交疊規(guī)則 .............................................. 11 延伸規(guī)則 .............................................. 11 天線效應(yīng) .............................................. 12 版圖驗(yàn)證 ................................................... 12 DRC（ Design Rule Check）設(shè)計(jì)規(guī)則檢查 .................. 13 LVS(Layout Versus Schematic)版圖和電路圖一致性檢查 .... 13 基于 NOR 的非易失版圖實(shí)現(xiàn) ................................... 13 8 位 8 位非易失存儲(chǔ)器電路圖 ........................... 13 8 位 8 位非易失存儲(chǔ)器版圖 ............................. 14 DRC 檢測(cè) .............................................. 15 第 4 章 結(jié)論 ....................................................... 17 參考文獻(xiàn) ........................................................... 18 致謝 ............................................... 錯(cuò)誤 !未定義書(shū)簽。 關(guān)鍵詞 ： 存儲(chǔ)器；非易失 性 ； NOR；版圖設(shè)計(jì)； DRC II II Abstract The flash based on the concept of the floating gate has bee the most general nonvolatile memory because of its small unit size and good working performance. This paper mainly introduced the design of nonvolatile memory based on NOR gate. The working principles and application prospects of the nonvolatile memory based on NOR gate have been detailed analyzed. The schematic and layout of the 64bit circuit has been designed, which pass through the DRC and LVS, thus verifies the correct designing. This paper also introduces some relevant knowledge about layout design. Keywords: Memory。 I I 摘 要 基于浮柵概念的閃存由于其小的單元尺寸和良好的工作性能已經(jīng)成為最通用的非易失性存儲(chǔ)器。 Nonvolatile。 1 1 第 1 章 緒論 半導(dǎo)體 存儲(chǔ)器以其容量大、體積小、功耗低、存取速度快、使用壽命長(zhǎng)等特點(diǎn) ， 已廣泛應(yīng)用于數(shù)字系統(tǒng)。 DRAM 主要用于主存（內(nèi)存的主體部分）， SRAM 主要用于高速緩存存儲(chǔ)器。 半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)主要有： 1. 存儲(chǔ)容量：存儲(chǔ)單元個(gè)數(shù) M每單元位數(shù) N 2. 存取時(shí)間：從啟動(dòng)讀 (寫(xiě) )操作到操作完成的時(shí)間 3. 存取周期：兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間 4. 平均故障間隔時(shí)間 MTBF（可靠性） 5. 功耗：動(dòng)態(tài)功耗、靜態(tài)功耗 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（ DRAM） DRAM（ Dynamic Random Access Memory），即動(dòng)態(tài)隨機(jī)存取存儲(chǔ) 器 最為常見(jiàn)的系統(tǒng)內(nèi)存。 圖 11 所示為 動(dòng)態(tài) RAM 的工作原理 。讓我們看一下動(dòng)態(tài)效果 讀操作時(shí)，先通過(guò)公用的預(yù)充電管 Q4 使讀數(shù)據(jù)線上的分布電容 CD 充電，當(dāng)讀選擇線為高電平有效時(shí) ， Q3 處于可導(dǎo)通的狀態(tài)。而 DRAM（ Dynamic Random Access Memory)每隔一段時(shí)間，要刷新充電一次，否則內(nèi)部的數(shù)據(jù)即會(huì)消失，因此 SRAM 具有較高的性能，但是 SRAM 也有它的缺點(diǎn)，即它的集成度 3 3 較低，相同容量的 DRAM 內(nèi)存可以設(shè)計(jì)為較小的體積，但是 SRAM 卻需要很大的體積，且 功耗較大。 Pentium II 又把 L2 Cache 移至 CPU 內(nèi)核之外的黑盒子里。為了克服這個(gè)問(wèn)題，人們?cè)O(shè)計(jì)出多種非易失且可編程的（除掩模型 ROM 外）存儲(chǔ)器。鐵電存儲(chǔ)器的存儲(chǔ)原理是基于鐵電材料的高介電常數(shù)和鐵電極化特性，按工作模式可以分為破壞性讀出 (DRO)和非破壞性讀出 (NDRO)。隨著不斷地極化反轉(zhuǎn)，此類(lèi) FeRAM 會(huì)發(fā)生疲勞失效等可靠性問(wèn)題?；?NDRO 工作模式的鐵電場(chǎng)效應(yīng)晶體管 (FFET)是一種比較理想的存儲(chǔ)方式。在 MRAM發(fā)展初期所使用的磁阻元件是被稱(chēng)為巨磁阻 (GMR)的結(jié)構(gòu)，此結(jié)構(gòu)由上下兩層磁性材料，中間夾著一層非磁性材料的金屬層所組成。 MTJ 元件是由磁 場(chǎng)調(diào)制上下兩層磁性層的磁化方向成為平行或反平行來(lái)建立兩個(gè)穩(wěn)定狀態(tài)，在反平行狀態(tài)時(shí)通過(guò)此元件的電子會(huì)受到比較大的干擾，因此反映出較高的阻值；而在平行狀態(tài)時(shí)電子受到的干擾較小得到相對(duì)低的阻值。該公司采用獨(dú)特材料，室溫下在兩個(gè)穩(wěn)定狀態(tài)之間使穿隧磁阻變化超過(guò) 70%。它具有兩個(gè)柵極，一個(gè)如普通場(chǎng)管柵極一樣，用導(dǎo)線引出，稱(chēng)為 “選擇柵 ”；另一個(gè)則處于二氧化硅的包圍之中不與任何部分相連，這個(gè)不與任何部分相連的柵極稱(chēng)為 “浮柵 ”。浮柵上的電子團(tuán)即使在掉電的情況下，仍然會(huì)存留在浮柵上，所以信息能夠長(zhǎng)期保存（通常來(lái)說(shuō)，這個(gè)時(shí)間可達(dá) 10 年）。 由于熱電子的速度快，所以編程時(shí)間短，并且數(shù)據(jù)保存的效果好，但是耗電量比較大?？紤]如圖 21 所示的 8 位 8 位存儲(chǔ)陣列的情況。如果交點(diǎn)上沒(méi)有激活的晶體管，那么列電壓被 pMOS 負(fù)載器件拉到高電平。在最后金屬蒸濺工序中，省略相應(yīng) nMOS 晶體管 漏極、源極或是柵電極的連接就存儲(chǔ)“ 1”。另一方面，如果沒(méi)有這個(gè)觸點(diǎn)，就是在單元中存儲(chǔ)了“ 1”。集成電路是電子電路，但他又不同于一般意義上的電子電路，它把成千上萬(wàn)的電子元件包括晶體管、電阻、電容身甚至電感集成在微小的芯片上，正是這種奇妙的設(shè)計(jì)和制造方式使它為人類(lèi)的進(jìn)步創(chuàng)造了空前絕后的奇跡，而使這種奇跡變?yōu)楝F(xiàn)實(shí)的 集成電路版圖設(shè)計(jì)。 版圖設(shè)計(jì)的方法可以從不同角度進(jìn)行分類(lèi)，按自動(dòng)化程度大致可分為三類(lèi)：全自動(dòng)設(shè)計(jì)、半自動(dòng)設(shè)計(jì)和手工設(shè)計(jì)。 設(shè)計(jì)規(guī)則通常有以下兩類(lèi)： ? 準(zhǔn)則： 把大多數(shù)尺寸（覆蓋，出頭等等）約定為 ? 的倍數(shù) ? 與工藝線所具有的工藝分辨率有關(guān)，線寬偏離理想特征尺寸的上限以及掩膜版之間的最大套準(zhǔn)偏差，一般等于柵長(zhǎng)度的一半。在這類(lèi)規(guī)則中，每個(gè)被規(guī)定的尺寸之間，沒(méi)有必然的比例關(guān)系。 線寬規(guī)則 最小寬度指封閉幾何圖形的內(nèi)邊之間的距離如圖 31 所示 掩膜上定義的幾何圖形的寬度（和長(zhǎng)度）必須大于一個(gè)最小值，該值由光刻和工藝水平?jīng)Q定，例如，若矩形多晶硅的寬度太窄，那么由于制造的偏差的影響，可能會(huì)導(dǎo)致多晶硅斷開(kāi)或者出現(xiàn)局部大電阻，但是必須注意，無(wú)法控制每一層的厚度。 延伸規(guī)則 某些圖形在與其他圖形的邊緣外還應(yīng)至少延伸一個(gè)最小長(zhǎng)度。 任何與柵連接的大片的導(dǎo)電材料，包括多晶硅本身，都可能產(chǎn)生天線效應(yīng)。這些驗(yàn)證項(xiàng)目包括版圖是否符合設(shè)計(jì)規(guī)則；版圖有沒(méi)有錯(cuò)誤，即它和電路圖是否一致；版 13 13 圖是否存在短路、短路及懸空的節(jié)點(diǎn)。由于這個(gè)驗(yàn)證的重要性， DRC 稱(chēng)為版圖驗(yàn)證的必做項(xiàng)目。 3）識(shí)別未包括在電路圖中的備用組元和信號(hào)，懸空節(jié)點(diǎn)就是一個(gè)實(shí)例。 17 17 第 4 章 結(jié)論 如上所述，非易失存儲(chǔ)器在