【正文】 基于 FPGA的萬年歷電路的設(shè)計(jì) 目錄 摘要 .......................................................................................................................................... I Abstract ................................................................................................................................... II 前言 ......................................................................................................................................... 1 第 1 章 萬年歷的發(fā)展及 FPGA 簡(jiǎn)介 ............................................................................. 2 萬年歷的發(fā)展 ..................................................................................................... 2 FPGA 簡(jiǎn)介 ............................................................................................................. 2 第 2 章 設(shè)計(jì)原理 ................................................................................................................ 3 組成模塊 ............................................................................................................... 3 系統(tǒng)設(shè)計(jì)圖 .......................................................................................................... 3 第 3 章 各功能模塊介紹 .................................................................................................. 5 分頻模塊（ fenpin） ....................................................................................... 5 控制模塊（ countr） ....................................................................................... 5 時(shí)間顯示調(diào)整模塊（ mux_4） ....................................................................... 6 時(shí)分秒模塊 （ timeve） ................................................................................ 6 年月日模塊（ nyr2021） .............................................................................. 7 顯示控制模塊 (mux_16)................................................................................... 7 譯碼器（ yimaqi） ............................................................................................ 7 第 4 章 模擬仿真 ................................................................................................................ 9 年月日模塊仿真 ................................................................................................. 9 時(shí)分秒模塊仿真 ................................................................................................. 9 結(jié)論 ....................................................................................................................................... 10 總結(jié)與體會(huì) ..........................................................................................................................11 謝辭 ....................................................................................................................................... 12 參考文獻(xiàn) .............................................................................................................................. 13 附錄一 ................................................................................................................................... 14 附錄二 ................................................................................................................................... 26 附錄三 ................................................................................................................................... 32 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) I 基于 FPGA 的萬年歷電路的設(shè)計(jì) 摘要 基于 FPGA的萬年歷設(shè)計(jì)，主要完成的任務(wù)是使用 Verilog語言，在 Quartis2上完成電路設(shè)計(jì)，程序開發(fā)模擬，基本功能是能夠顯示 /修改年月日時(shí)分秒。電路設(shè)計(jì)模塊中分為幾個(gè)模塊：分頻、控制、時(shí)間顯示調(diào)整、時(shí)分秒、年月日、顯示控制、譯碼器。各個(gè)模塊完成不同的任務(wù)，合在一起就構(gòu)成了萬年歷的系統(tǒng)電路設(shè)計(jì)。至于程序編寫，使用 Verilog語言，根據(jù)各個(gè)模塊的不用功能和它們之間的控制關(guān)系進(jìn)行編寫。軟件模擬直接在 Quartis2上進(jìn)行。 進(jìn)入信息時(shí)代，時(shí)間觀念越來越重，但是老式的鐘表以及日歷等時(shí)間顯示工具已經(jīng)不太適合。如鐘表易壞，需要經(jīng)常維修，日歷需要每天翻頁(yè)等。對(duì)此，數(shù)字萬年的設(shè)計(jì)就有了用武之地?；?FPGA的萬年歷設(shè)計(jì)，采用軟件開發(fā)模擬，開發(fā)成本低，而且再功能設(shè)計(jì)上有很大的靈活度，只要在軟件上進(jìn)行簡(jiǎn)單的修改就能實(shí)現(xiàn)不同的功能要求，能夠滿足不同環(huán)境要求。同時(shí)，該設(shè)計(jì)在精確度上遠(yuǎn)遠(yuǎn)超過鐘表，并且不需要維修，也不用像日歷一樣每天翻頁(yè)，極其方便，且能夠添加各種不同功能的要求。例如：在萬年歷上添加鬧鐘，同時(shí)顯示陰陽(yáng)歷等。綜上所述本設(shè)計(jì)具 有設(shè)計(jì)方便、功能多樣、電路簡(jiǎn)潔、成本低廉等優(yōu)點(diǎn)，符合社會(huì)發(fā)展趨勢(shì)，前景廣闊。 關(guān)鍵詞： 萬年歷， 日歷， FPGA， Verilog， Quartus2 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) II Based on the design of the calendar FPFA circuit Abstract The calendar based on FPGA design, the main task is to use Verilog language, in the Quartis2 plete circuit design, program development, basic function is simulated when able to display date/modify minutes. Circuit design module is divided into several modules: points frequency, control and time display adjustment, arc, date, display when control, decoder. Each module plete different tasks, together they form a calendar system circuit design. As for programming, Verilog language, according to use the modules without function and the relations between them control pilation. Software simulation on directly in Quartis2. Into the information age, the concept of time is more and more heavy, but oldfashioned clock and calendar etc time display tools are not very good. Key Words: Calendar, calendar, FPGA, Verilog, Quartus2 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 1 前言 隨著近年來科學(xué)技術(shù)的迅速發(fā)展和普及，我們的工作，生活觀念也發(fā)生了巨大的改變，人們對(duì)各式電 子產(chǎn)品的要求也越來越高，使得與生活密切相關(guān)的電子萬年歷逐漸走向智能化、便捷化。每到新年，人們就會(huì)買來一本新的日歷，配上繪有圖畫的日歷牌掛在墻上，既是裝飾，又能指示年、月、日、星期等信息。但使用這種紙質(zhì)日歷，必須記得每天按時(shí)撕一張，否則反而會(huì)記錯(cuò)日期，常常有人因?yàn)橥浢刻焖旱舳涘e(cuò)日期，錯(cuò)過重要事情，造成損失。與傳統(tǒng)紙質(zhì)的萬年歷相比 ,數(shù)字萬年歷得到了越來越廣泛的應(yīng)用。 本設(shè)計(jì)基于 FPGA，采用 Verilog 語言編程 ,用軟件的方式設(shè)計(jì) ,靈活性好 ,且作為課程設(shè)計(jì)來說不僅是對(duì)以往大學(xué)階段一些知識(shí)的應(yīng)用也不用花費(fèi)多 少成本。按照系統(tǒng)設(shè)計(jì)功能的要求 ,設(shè)計(jì)一個(gè)簡(jiǎn)單的數(shù)字萬年歷，顯示年、月、日、時(shí)、分、秒等基本功能。對(duì)此國(guó)內(nèi)外許多設(shè)計(jì)人員對(duì)其進(jìn)行了大量的設(shè)計(jì)，有用單片機(jī)開發(fā)的，有用 FPGA 開發(fā)的。由于使用 FPGA 設(shè)計(jì)、簡(jiǎn)便，成本低廉，所以本課程設(shè)計(jì)采用基于 FPGA 開發(fā)。在設(shè)計(jì)過程中要完成年月日時(shí)分秒等基本功能，同時(shí)還要設(shè)計(jì)鬧鐘功能以及陰陽(yáng)歷顯示功能（這個(gè)是國(guó)外設(shè)計(jì)愛好者未考慮的）。采用 FPGA 設(shè)計(jì)的萬年歷由于成本低，精度高，可靠性好等優(yōu)點(diǎn)，使它有了非常廣闊的使用之處。 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 2 第 1 章 萬年歷的發(fā)展及 FPGA 簡(jiǎn)介 萬年歷的發(fā)展 鐘表、日歷等的數(shù)字化大大方便了現(xiàn)代人的生活 ， 同時(shí)也大大的擴(kuò)展了鐘表的功能，例如 自動(dòng)報(bào)警 、 打鈴 、 控制其他電子產(chǎn)品 等。 而 這些 功能的實(shí)現(xiàn) ， 均 是以鐘表 的 數(shù)字化為基礎(chǔ)的。因此，研究 數(shù)字萬年歷 及擴(kuò)大其應(yīng)用，有非?，F(xiàn)實(shí)的意義。 數(shù)字萬年歷 是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和靈活性 ，且無機(jī)械裝置，具有更長(zhǎng)的使用壽命，因此得到了廣泛的使用 。數(shù)字萬年歷 從