基于vhdl的數(shù)字時(shí)鐘論文(已修改)
2024-11-26 03:16 本頁(yè)面
【正文】 摘要 隨著基于 CPLD 的 EDA 技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入， EDA 技術(shù)在電子信息、通信、自動(dòng)控制用計(jì)算機(jī)等領(lǐng)域的重要性日益突出。作為一個(gè)學(xué)電子信息專業(yè)的學(xué)生，我們必須不斷地了解更多的新產(chǎn)品信息，這就更加要求我們對(duì) EDA有個(gè)全面的認(rèn)識(shí)。本程序設(shè)計(jì)的是 基于 VHDL 的數(shù)字時(shí)鐘 。采用 EDA 作為開發(fā)工具， VHDL 語(yǔ)言為硬件描述語(yǔ)言， QUARTUS II 作為程序運(yùn)行平臺(tái)，所開發(fā)的程序通過調(diào)試運(yùn)行、波形仿真驗(yàn)證，初步實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。本程序使用的硬件描述語(yǔ)言 VHDL，可以大大降低了硬件數(shù)字系統(tǒng)設(shè)計(jì)的入門級(jí)別，讓人 感覺就是 C 語(yǔ)言的親近。 ABSTRACT With the EDAbased CPLD development and application of technology to expand the field of depth, EDA technology in electronic information, munications, automatic control with the importance of puter and other fields have bee increasingly prominent.. As a professional electronics and information science students, we must continue to learn more about the new product information, which requires us to more EDA has a prehensive understanding of。 The program design is a simple flower design。 The use of EDA as a development tool, VHDL language for hardware description language, MAX + PLUS II program runs as a platform for the development of procedures by running through the debugging, waveform simulation, the initial realization of the design goals。 This procedure used in hardware description language VHDL, the hardware can significantly reduce the number of entrylevel system design, give people the impression that a close relative of C language. 目 錄 第一章概論 .......................................................... 5 課程背景 ： ..................................... 錯(cuò)誤 !未定義書簽。 課程目標(biāo) ....................................... 錯(cuò)誤 !未定義書簽。 第二章 電子鐘的設(shè)計(jì)要求和工作原理 .................................... 7 設(shè)計(jì)要求 ....................................... 錯(cuò)誤 !未定義書簽。 系統(tǒng)設(shè)計(jì)方案概述及工作原理 ..................... 錯(cuò)誤 !未定義書簽。 數(shù)字電子鐘設(shè)計(jì)源程序 ........................... 錯(cuò)誤 !未定義書簽。 第三章開發(fā)工具簡(jiǎn)介 .................................................. 5 3. 1EDA 技術(shù) ........................................................ 5 3. 2 硬件描述語(yǔ)言 — VHDL ............................................. 6 3. 3 VHDL 的設(shè)計(jì)流程 ................................................ 7 第四章 時(shí)鐘設(shè)計(jì)模塊 ................................. 錯(cuò)誤 !未定義書簽。 時(shí)鐘分頻模塊 ................................... 錯(cuò)誤 !未定義書簽。 計(jì)時(shí)模塊 ...................................... 錯(cuò)誤 !未定義書簽。 顯示模塊 ....................................... 錯(cuò)誤 !未定義書簽。 計(jì)時(shí)位選擇電路 ............................... 錯(cuò)誤 !未定義書簽。 七段顯示譯碼電路 ............................. 錯(cuò)誤 !未定義書簽。 第五章 波形仿真 .................................... 錯(cuò)誤 !未定義書簽。 第六章 本次課程設(shè)計(jì)的心得體會(huì) ...................................... 18 致謝 ............................................... 錯(cuò)誤 !未定義書簽。 參考文獻(xiàn) ........................................... 錯(cuò)誤 !未定義書簽。 引言 數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí) 現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無(wú)機(jī)械裝置，具有更更長(zhǎng)的使用壽命，因此得到了廣泛的使用。 數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1