基于vhdl語(yǔ)言實(shí)現(xiàn)數(shù)字電子鐘的設(shè)計(jì)(已修改)
2025-07-09 18:48 本頁(yè)面
【正文】 實(shí)習(xí) 成 績(jī) 評(píng) 定 表評(píng)定項(xiàng)目?jī)?nèi) 容滿(mǎn) 分評(píng) 分總 分學(xué)習(xí)態(tài)度學(xué)習(xí)認(rèn)真，態(tài)度端正，遵守紀(jì)律10答疑和設(shè)計(jì)情況認(rèn)真查閱資料，勤學(xué)好問(wèn)，提出的問(wèn)題有一定的深度，分析解決問(wèn)題的能力教強(qiáng)。40說(shuō)明書(shū)質(zhì)量設(shè)計(jì)方案正確、表達(dá)清楚；設(shè)計(jì)思路、實(shí)驗(yàn)（論證）方法科學(xué)合理；達(dá)到課程設(shè)計(jì)任務(wù)書(shū)規(guī)定的要求；圖、表、文字表達(dá)準(zhǔn)確規(guī)范，上交及時(shí)。40回答問(wèn)題情況回答問(wèn)題準(zhǔn)確，基本概念清楚，有理有據(jù)，有一定深度。10總成績(jī)采用等級(jí)評(píng)分標(biāo)準(zhǔn)，分為優(yōu)、良、中、及格、不及格五個(gè)等級(jí)。指導(dǎo)教師評(píng)語(yǔ)： 簽 名： 年 月 日基于VHDL語(yǔ)言實(shí)現(xiàn)數(shù)字電子鐘的設(shè)計(jì)［摘要］：VHDL的英文全名是VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE1076（簡(jiǎn)稱(chēng)87版）之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。隨著基于PLD的EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入，EDA技術(shù)在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域的重要性日益突出。本文詳細(xì)介紹EDA課程設(shè)計(jì)任務(wù)——數(shù)字鐘的設(shè)計(jì)的詳細(xì)設(shè)計(jì)過(guò)程及結(jié)果，并總結(jié)出心得體會(huì)。?。坳P(guān)鍵字］：EDA技術(shù)；VHDL語(yǔ)言；數(shù)字鐘 EDA技術(shù)作為現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它依賴(lài)強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、邏輯簡(jiǎn)化、邏輯分割、邏輯綜合，以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線(xiàn)路系統(tǒng)功能。1]筆者詳細(xì)介紹在QUARTUS II軟件環(huán)境下開(kāi)發(fā)基于VHDL語(yǔ)言數(shù)字鐘的設(shè)計(jì)。一．設(shè)計(jì)要求：設(shè)計(jì)內(nèi)容選用合適的可編程邏輯器件及外圍電子元器件，設(shè)計(jì)一個(gè)數(shù)字電子鐘，利用EDA軟件（QUARTUS Ⅱ）進(jìn)行編譯及仿真，設(shè)計(jì)輸入可采用VHDL硬件描述語(yǔ)言輸入法）和原理圖輸入法，并下載到EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)，連接外圍電路，完成實(shí)際測(cè)試。設(shè)計(jì)要求（1）具有時(shí)、分、秒計(jì)數(shù)顯示功能。（2）具有清零的功能，且能夠?qū)τ?jì)時(shí)系統(tǒng)的小時(shí)、分鐘進(jìn)行調(diào)整。（3）小時(shí)為十二小時(shí)制。二．實(shí)驗(yàn)?zāi)康模? ，提高手動(dòng)能力。 ，以及時(shí)事時(shí)鐘外圍硬件設(shè)備的組成。，六進(jìn)制，二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。，及編碼。：數(shù)字系統(tǒng)的設(shè)計(jì)采用自頂向下、由粗到細(xì), 逐步分解的設(shè)計(jì)方法, 最頂層電路是指系統(tǒng)的整體要求, 最下層是具體的邏輯電路的實(shí)現(xiàn)。自頂向下的設(shè)計(jì)方法將一個(gè)復(fù)雜的系統(tǒng)逐漸分解成若干功能模塊, 從而進(jìn)行設(shè)計(jì)描述, 并且應(yīng)用EDA 軟件平臺(tái)自動(dòng)完成各功能模塊的邏輯綜合與優(yōu)化, 門(mén)級(jí)電路的布局, 再下載到硬件中實(shí)現(xiàn)設(shè)計(jì)。因此對(duì)于數(shù)字鐘來(lái)說(shuō)首先是時(shí)分秒的計(jì)數(shù)功能，然后能顯示，附帶功能是清零、調(diào)整時(shí)分。通過(guò)參考EDA課程設(shè)計(jì)指導(dǎo)書(shū)，現(xiàn)有以下方案：：時(shí)鐘信號(hào)，清零按鍵，調(diào)時(shí)按鍵，調(diào)分按鍵；輸出端口有：用于接數(shù)碼管的八段碼輸出口，掃描用于顯示的六個(gè)數(shù)碼管的輸出口。：（1） 時(shí)間計(jì)數(shù)模塊。分秒計(jì)數(shù)模塊計(jì)數(shù)為60計(jì)數(shù)，時(shí)計(jì)數(shù)模塊為12計(jì)數(shù)。（2） 顯示模塊。顯示模塊由一個(gè)六進(jìn)制計(jì)數(shù)器模塊和一個(gè)七段譯碼器組成。進(jìn)制計(jì)數(shù)器為六選一選擇器的選擇判斷端提供輸入信號(hào), 六選一選擇器的選擇輸出端分別接秒個(gè)位、秒十位、分個(gè)位、分十位和時(shí)個(gè)位、時(shí)十位的選通位用來(lái)完成動(dòng)態(tài)掃描顯示，同時(shí)依次輸出秒個(gè)位、秒十位、分個(gè)位、分十位和時(shí)個(gè)位、時(shí)十位數(shù)向給譯碼模塊。（3）報(bào)警模塊當(dāng)時(shí)間到整點(diǎn)時(shí)就報(bào)時(shí)。輸入有時(shí)分秒計(jì)數(shù)，時(shí)鐘脈沖。（4）采用點(diǎn)陣式數(shù)碼管顯示，點(diǎn)陣式數(shù)碼管是由八行八列的發(fā)光二極管組成，對(duì)于顯示文字比較適合,如采用在顯示數(shù)字顯得太浪費(fèi),且價(jià)格也相對(duì)較高,LED數(shù)碼管價(jià)格適中,對(duì)于顯示數(shù)字最合適,但無(wú)法顯示圖形文字，在顯示星期是也只能用數(shù)字表示，而且采用動(dòng)態(tài)掃描法與單片機(jī)連接時(shí),在編程時(shí)比較復(fù)雜。所以也不采用了LED數(shù)碼管作為顯示。采用LCD液晶顯示屏,液晶顯示屏的顯示功能強(qiáng)大,可顯示文字,圖形,顯示多樣,清晰可見(jiàn),所以在此設(shè)計(jì)中采用LCD液晶顯示屏。四．實(shí)驗(yàn)原理：1. 實(shí)驗(yàn)主控系統(tǒng)原理圖 ： 秒計(jì)數(shù)分計(jì)數(shù)時(shí)計(jì)數(shù)
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1